发明名称 |
半导体电路制造的多层多晶硅瓦片结构 |
摘要 |
一种制造半导体器件的方法,该器件包括作为芯片上系统的功能部分的第一基本技术电子电路(1)和第二可选技术电子电路(2),该方法通过以下步骤制造:用通过对暴露层部分进行反应离子刻蚀(RIE)将其构图的第一导电层(6;6)制造第一电子电路(1);用对部分暴露层部分进行RIE将其构图的第二导电层(6;8)制造第二电子电路(2);提供瓦片结构(25;26);为瓦片状结构(25;26)提供至少一个虚拟导电层(6;8),虚拟导电层与第二导电层(6;8)在同一工艺步骤中制造;至少部分地暴露虚拟导电层(6;8)来获得暴露的虚拟导电层部分,在对第二(6;8)导电层RIE的同时也对该暴露部分进行RIE刻蚀。 |
申请公布号 |
CN1572020A |
申请公布日期 |
2005.01.26 |
申请号 |
CN02820458.1 |
申请日期 |
2002.10.16 |
申请人 |
皇家飞利浦电子股份有限公司 |
发明人 |
A·M·P·J·亨德里克斯;G·J·M·多尔曼斯;R·D·J·维哈尔 |
分类号 |
H01L21/822;H01L27/02;H01L21/3213;H01L21/8234;H01L21/8247 |
主分类号 |
H01L21/822 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张雪梅;梁永 |
主权项 |
1.一种在半导体衬底(3)上制造半导体器件的方法,该半导体器件包含在第一基本技术下的第一电子电路(1)及在第一可选技术下的至少一个第二电子电路(2),所述第一和第二电子电路(1,2)是芯片上系统的功能部分,所述方法包含步骤:◆用至少第一导电层(6;6)制造所述第一电子电路(1),通过对所述至少第一导电层(6;6)的暴露部分进行反应离子刻蚀对第一导电层进行构图;◆用至少第二导电层(6;8)制造所述第二电子电路(2),通过对所述至少第二导电层(6;8)的暴露部分进行反应离子刻蚀对第二导电层进行构图;◆提供至少一个虚拟结构(25;26);其中该方法包含以下步骤:◆给所述至少一个虚拟结构(25;26)提供至少一个虚拟导电层(6;8),所述虚拟导电层在与所述至少第二(6;8)导电层之一相同的处理步骤中制造;◆暴露所述至少一个虚拟导电层(6;8)的至少一部分以获得所述至少一个虚拟导电层(6;8)的暴露部分,并在对所述至少第二(6;8)导电层的所述之一进行反应离子刻蚀的同时对所述至少一个虚拟导电层(6;8)的所述暴露部分进行反应离子刻蚀。 |
地址 |
荷兰艾恩德霍芬 |