| 主权项 |
1.一种数据传输电路,将一第一和一第二数据讯号, 分别传送给一第一和一第二数据线,该电路包括: 一选择电路,输出一外部测试时脉讯号,并且在一 正常模式下,输出一外部数据输入讯号; 一输出电路,将来自该选择电路的一输出讯号,转 换成具有一预定延迟时间的该第一和第二数据讯 号;以及 一比较电路,检查该些数据讯号的一交互电压,是 否被定位在一预定的范围之内; 藉此,当该交互电压偏离该预定范围时,可以调整 该些数据讯号的复数个延迟时间。 2.如申请专利范围第1项所述之数据传输电路,其中 该比较电路包括: 一第一电路,检查该第一数据讯号到达一参考电压 的一第一时间点; 一第二电路,检查该第二数据讯号到达一参考电压 的一第二时间点;以及 一第三电路,检查该第一和该第二时间点是否互相 符合。 3.如申请专利范围第2项所述之数据传输电路,其中 该第一电路是由一比较器所构成,该比较器具有接 收该第一数据讯号的一非反向输入端,接收该参考 电压的一反向输入端,和产生一第一比较讯号,以 告知该第一数据讯号和该参考电压之间的一电压 差的一输出端。 4.如申请专利范围第2项所述之数据传输电路,其中 该第二电路是由一比较器所构成,该比较器具有接 收该第二数据讯号的一非反向输入端,接收该参考 电压的一反向输入端,和产生一第二比较讯号,以 告知该第二数据讯号和该参考电压之间的一电压 差的一输出端。 5.如申请专利范围第3项或是第4项所述之数据传输 电路,其中该第三电路是由一对该些比较讯号执行 一互斥或运算的逻辑电路所构成。 6.如申请专利范围第5项所述之数据传输电路,更加 包括一计数器,用来计算一从该逻辑电路所产生的 一输出讯号的一运动周期(active period)的维持时间( maintenance time)。 7.如申请专利范围第6项所述之数据传输电路,其中 该些数据讯号的该延迟时间,随着该计数器所提供 的一计数値上升而增加。 8.如申请专利范围第7项所述之数据传输电路,其中 该数据传输电路被运用在符合泛用串列滙流排标 准V1.1的一电子装置上。 9.如申请专利范围第8项所述之数据传输电路,其中 该些数据线适用于一泛用串列滙流排介面。 10.如申请专利范围第9项所述之数据传输电路,其 中该参考电压是从1.3V到2.0V。 11.一种数据传输电路,将一第一和一第二数据讯号 ,分别传送给一第一和一第二数据线,该电路包括: 一第一选择电路,输出一外部测试时脉讯号,并且 在一正常模式下,输出一外部数据输入讯号; 一第二选择电路,输出该外部测试时脉讯号的一互 补讯号,并且在一正常模式下,输出该外部数据输 入讯号的一互补讯号; 一第一延迟电路,将该第一选择电路的一输出讯号 ,延迟一预定时间; 一第二延迟电路,将该第二选择电路的一输出讯号 ,延迟一预定时间; 一第一输出电路,将该第一延迟电路的一输出讯号 ,转换成该第一数据讯号,以传送给该第一数据线; 一第二输出电路,将该第二延迟电路的一输出讯号 ,转换成该第二数据讯号,以传送给该第二数据线; 以及 一比较电路,检查在一测试模式期间,该些数据讯 号的一交互电压,是否被定位在一预定的范围之内 ; 藉此,当该交互电压偏离该预定范围时,可以调整 该些数据讯号的复数个延迟时间。 12.如申请专利范围第11项所述之数据传输电路,其 中该比较电路包括: 一第一电路,检查该第一数据讯号到达一参考电压 的一第一时间点; 一第二电路,检查该第二数据讯号到达一参考电压 的一第二时间点;以及 一第三电路,检查该第一和该第二时间点是否互相 符合。 13.如申请专利范围第12项所述之数据传输电路,其 中该第一电路是由一比较器所构成,该比较器具有 接收该第一数据讯号的一非反向输入端,接收该参 考电压的一反向输入端,和产生一第一比较讯号, 以告知该第一数据讯号和该参考电压之间的一电 压差的一输出端。 14.如申请专利范围第12项所述之数据传输电路,其 中该第二电路是由一比较器所构成,该比较器具有 接收该第二数据讯号的一非反向输入端,接收该参 考电压的一反向输入端,和产生一第二比较讯号, 以告知该第二数据讯号和该参考电压之间的一电 压差的一输出端。 15.如申请专利范围第13项或是第14项所述之数据传 输电路,其中该第三电路是由一对该些比较讯号执 行一互斥或运算的逻辑电路所构成。 16.如申请专利范围第15项所述之数据传输电路,更 加包括一计数器,用来计算一从该逻辑电路所产生 的一输出讯号的一运动周期(active period)的维持时 间(maintenance time)。 17.如申请专利范围第16项所述之数据传输电路,其 中该些数据讯号的该延迟时间,随着该计数器所提 供的一计数値上升而增加。 18.一种串列介面装置,用在一数位数据处理系统的 一数位数据滙流排,和提供系统复数个额外功能的 复数个功能装置之间,处理介面动作,该串列介面 装置包括: 一控制器,将来自该功能装置的一数据讯号,转换 成一介面专用数据讯号,并且产生复数个控制讯号 ;以及 一数据传输电路,将一第一和一第二数据讯号,分 别传送给一第一和一第二数据线,该电路包括: 一选择电路,输出一外部测试时脉讯号,并且在一 正常模式下,输出一外部数据输入讯号; 一输出电路,将来自该选择电路的一输出讯号,转 换成具有一预定延迟时间的该第一和第二数据讯 号;以及 一比较电路,检查该些数据讯号的一交互电压,是 否被定位在一预定的范围之内; 藉此,当该交互电压偏离该预定范围时,可以调整 该些数据讯号的复数个延迟时间。 19.如申请专利范围第18项所述之串列介面装置,其 中该比较电路包括: 一第一电路,检查该第一数据讯号到达一参考电压 的一第一时间点; 一第二电路,检查该第二数据讯号到达一参考电压 的一第二时间点;以及 一第三电路,检查该第一和该第二时间点是否互相 符合。 20.如申请专利范围第19项所述之串列介面装置,其 中该第一电路是由一比较器所构成,该比较器具有 接收该第一数据讯号的一非反向输入端,接收该参 考电压的一反向输入端,和产生一第一比较讯号, 以告知该第一数据讯号和该参考电压之间的一电 压差的一输出端。 21.如申请专利范围第19项所述之串列介面装置,其 中该第二电路是由一比较器所构成,该比较器具有 接收该第二数据讯号的一非反向输入端,接收该参 考电压的一反向输入端,和产生一第二比较讯号, 以告知该第二数据讯号和该参考电压之间的一电 压差的一输出端。 22.如申请专利范围第20项或是第21项所述之串列介 面装置,其中该第三电路是由一对该些比较讯号执 行一互斥或运算的逻辑电路所构成。 23.如申请专利范围第22项所述之串列介面装置,更 加包括一计数器,用来计算一从该逻辑电路所产生 的一输出讯号的一运动周期(active period)的维持时 间(maintenance time)。 24.如申请专利范围第23项所述之串列介面装置,其 中该些数据讯号的该延迟时间,随着该计数器所提 供的一计数値上升而增加。 25.如申请专利范围第24项所述之串列介面装置,其 中该数据传输电路被运用在符合泛用串列滙流排 标准V1.1的一电子装置上。 26.如申请专利范围第25项所述之串列介面装置,其 中该些数据线适用于一泛用串列滙流排介面。 27.如申请专利范围第26项所述之串列介面装置,其 中该参考电压是从1.3V到2.0V。 图式简单说明: 第1A图和第1B图绘示从一个泛用串列滙流排介面系 统产生的数据讯号的电压波形; 第2图绘示一个根据本发明的一个较佳实施例的泛 用串列滙流排介面系统的结构图; 第3图绘示一个第2图中所绘示的低速泛用串列滙 流排收发器的细部结构图; 第4图绘示在运动状态(active state)期间,呈现在收发 器元件上的讯号的电压波形;以及 第5图绘示一个流程图,用来说明第3图中所绘示的 泛用串列滙流排控制器的序列程序。 |
