低漏电流薄膜晶体管电路

摘要

本发明提供一种低漏电流薄膜晶体管电路，可降低漏电流且配置较不占据像素面积，使得开口率提高、牛顿环效应减小。该电路包含一第一薄膜晶体管、一数据线及一调整电容。其中第一薄膜晶体管包含一半导体层和一栅极，该半导体层包含一漏极区和一源极区。数据线与第一薄膜晶体管的漏极区连接。调整电容包含一第一电极，该第一电极与第一薄膜晶体管的源极区连接，且调整电容的一部分被数据线覆盖。

主权项

1.一种薄膜晶体管电路，包含：一第一薄膜晶体管，该第一薄膜晶体管包含一半导体层和一栅极，该半导体层包含一漏极区和一源极区；一第二薄膜晶体管，该第二薄膜晶体管包含一半导体层和一栅极，该半导体层包含一漏极区和一源极区，该第二薄膜晶体管的漏极区与该第一薄膜晶体管的源极区连接；一数据线，该数据线与该第一薄膜晶体管的漏极区连接；一储存电容，该储存电容包含一第一电极，该第一电极与该第二薄膜晶体管的源极区连接，该储存电容包含一第二电极；以及一调整电容，该调整电容包含一第一电极，该第一电极与该第一薄膜晶体管的源极区连接，该调整电容的一部分被该数据线覆盖。