使处理器与输入输出介面装置读写协调的电路

摘要

一种使处理器与输入输出介面装置读写协调的电路，其特征是：于标准输入输出介面装置与处理器间接设一同步控制单元，当该处理器对输入输出介面装置通过标准介面卡要求读取或写入数据，且当该标准输入输出介面装置还未来得及发出等待讯号的同时，该同步控制单元即配合处理器的时脉及时发出相对应的同步等待补偿讯号给处理器，以使该处理器得以及时接收到该完整等待讯号的出现，以确认该标准输入输出介面装置存取预备动作备妥后，再进行标准输入输出介面装置与处理器间的读取或写入动作，达有效提升数据传送正确率，此同步控制单元亦可广泛被使用于解决处理器与输入输出IC电路之间的非同步存取协调控制上。

主权项

1、一种使中央处理器与输入输出介面装置读写协调的电路，其特征是：于中央处理器与标准输入输出介面装置间设一同步控制单元与一讯号输入单元，其中该同步控制单元包括有：一反向器，该输入端与一读写讯号撷取器的输出端接设，且该反向输出端接设于第一比较逻辑门的一输入端，藉由触发端所接设的中央处理器有时序脉冲输入时，该反向输出端则可提供一反向同步脉冲状态；一读写讯号撷取器，该输入端分别接设有读取端与写入端的讯号控制线，输出端则接置于一反向器的输入端；一第一比较逻辑门，其输入端分别接置于元件选择讯号线与前述反向器的反向输出端；一第二比较逻辑门，其输入端分别接置于第一比较逻辑门的输出端与标准输入输出介面装置等待讯号产生端，其输出端则接设于中央处理器的等待讯号WAIT线；藉此，当该第一比较逻辑门的其一输入端接收元件选择讯号线发出一导通状态的讯号时，则该第一比较逻辑门会同时比较另一输入端所接设反向器其反向输出端是否也为导通状态，即当读取端与写入端讯号来不及对读写撷取器中输入时序中断时，则可先透过第一比较逻辑门以提供一同步等待讯号WAITa，以透过第二比较逻辑门合成衔接时脉后方感应稍慢的标准输入输出介面装置的接口等待讯号WAITb，使该CPU可于有效脉冲之侦测起始点与侦测截止点间侦测到完整的等待讯号WAIT时序。