| 摘要 |
一种半导体记忆体装置，包括：复数条字线，包含一或更多冗余字线；复数对位元线；复数个记忆体胞，连接至上述复数条字线及复数对位元线；复数个字线驱动器，每一字线驱动器连接至上述复数条字线中的个别端并受复数字线控制讯号控制；及复数个第一字线控制电路，分别位于上述复数条字线的另一端，上述复数个第一字线控制电路中每一第一字线控制电路接收上述复数条字线中对应之一的讯号位准，其中，在上述对应字线的讯号位准是连接至上述对应字线的上述多个记忆体胞中对应的记忆体胞会进入高阻抗状态之第一位准的情形中，上述复数个第一字线控制电路中每一第一字线控制电路会切换至导通状态及输出上述第一位准的讯号至上述对应字线，以及，在上述对应字线的讯号位准是上述对应的记忆体胞会进入执行资料输入／输出的状态之第二位准的情形中，上述复数个第一字线控制电路中每一第一字线控制电路会切换至非导通状态。 |
