发明名称 多位元底切型记忆单元及其制造方法
摘要 一种多位元底切型记忆单元之制造方法,首先,提供一半导体基底,其中半导体基底上形成有一第一绝缘层、一导电层及一图案化光阻;接着,以图案化光阻为罩幕蚀刻导电层以形成一闸极,且于第一绝缘层表面留下一闲置导电层,并去除图案化光阻,并于闸极侧壁形成一第一间隙壁;接着,等向性蚀刻闲置导电层,使闸极底切以形成一底切型闸极,并去除露出表面之第一绝缘层及第一间隙壁,且于半导体基底、第一绝缘层及闸极之露出之表面上顺应性形成一第二绝缘层及一第三绝缘层,使得第二绝缘层及第三绝缘层填满闸极底切部分,接着以等向性蚀刻闸极底切之第三绝缘层;最后,于底切型闸极与第二绝缘层侧壁形成一第二间隙壁。
申请公布号 TW200503189 申请公布日期 2005.01.16
申请号 TW092118435 申请日期 2003.07.07
申请人 应用智慧有限公司 发明人 郑湘原
分类号 H01L21/8247 主分类号 H01L21/8247
代理机构 代理人
主权项
地址 台北市内湖区民权东路六段一八○巷六号九楼之二十八