发明名称 使用在低功率消耗及高选择性之磁阻随机存取记忆体架构
摘要 本发明提供一种磁阻记忆体单元(30),其包含磁阻记忆体元件(31)、第一电流线(32)及第二电流线(33),该第一电流线与该第二电流线(32、33)在一交叉点区域处相互交叉但是并非直接接触。根据本发明,桥接元件(34)在该交叉点区域附近连接该等第一与第二电流线(32、33)。可将桥接元件(34)磁性耦接至磁阻记忆体元件(31)。根据本发明之MRAM(磁阻随机存取记忆体)架构之一优势为在写入期间其允许功率消耗低于先前技术装置且具有高选择性。本发明亦提供一种在根据本发明之一磁阻记忆体单元(30)矩阵中写入一值的方法,及一种制造该等磁阻记忆体单元(30)的方法。
申请公布号 TW200502962 申请公布日期 2005.01.16
申请号 TW093101856 申请日期 2004.01.28
申请人 皇家飞利浦电子股份有限公司 发明人 金 雷 芬恩
分类号 G11C11/16 主分类号 G11C11/16
代理机构 代理人 陈长文
主权项
地址 荷兰