消除正交频分复用信号时频偏差影响的帧同步电路和方法

摘要

消除正交频分复用信号时频偏差的帧同步电路属于无线数字通信技术领域，其特征在于，它包括：本地参考共轭序列发生器、延迟共轭相关器、选择性合并器、峰值检测器。本地参考共轭序列发生器存储多个不同时延的本地参考序列样本的共轭值，分别与接收的OFDM数据序列进行相乘；延迟共轭相关器将相乘结果延迟取共轭后，与所述相乘结果再次相乘，二次相乘后的结果累加并进行平方求和；多个延迟共轭相关器的输出值进行选择性合并，选择最大值进行峰值检测，峰值的位置即为同步位置。由于采用了所述的并行延迟共轭相关的方法，该电路能够在频率同步和码元同步之前准确找到OFDM帧的位置，而不受系统频率偏差和采样时钟偏差的影响。

主权项

1.消除正交频分复用信号时频偏差影响的帧同步检测电路其特征在于在FPGA上实现，它含有：一个本地参考共轭序列发生器，由ROM构成，事先预存有训练序列的的不同时延的本地参考序列样本的共轭值；M+1个延迟共轭相关器，M为任意正整数，它有两个输入端：输入信号序列输入端和本地参考共轭序列输入端；所述的相关器含有：第一组N-1个延时器，各延时一个采样间隔，依次与输入信号串接；第一组N个乘法器，它们的第一个输入端分别与上述本地参考共轭序列发生器的信号输入端相连，它们的第二个输入端分别连接到输入信号序列以及第一组N-1个延时器的各输出端；第二组N个延时器，它的输入端依次分别与第一组N个乘法器的输出端相连；N个共轭器，它们各是一个电路，它们的各输入端依次分别与第二组N个延时器的输出端相连；第二组N个乘法器，它们每个有两个输入端，各依次分别与第一组N个乘法器的输出端、N个共轭器的输出端相连；一个加法器，它的N个输入端依次分别与第二组N个乘法器的输出端相连；一个平方器，它的输入端与上述加法器的输出端相连；一个选择性合并器，它的输入端与M+1个延时共轭相关器中平方器的互相关值输出端相连；一个峰值检测器，它的输入端与选择性合并器的最大值输出端相连，并输出峰值位置，即帧同步位置。