| 主权项 |
1.一种动态随机存取记忆体单元,其系包含:一隔离层,其形成于一基板之给定区域上,以界定具有至少一线状次区域的主动区;一字元线图案,其形成在该主动区上以横过该主动区,且具有至少一对线状部位;杂质区,其形成于该主动区内,且包含至少一共用汲极区,该共用汲极区系形成于该主动区之线状次区域内的字元线图案之该等线状部位之间,以及包含至少两源极区,该等源极区系形成于该线状次区域内之共用汲极区的两侧;字元线间隙壁,其形成于该字元线图案之侧壁;至少一位元线垫,其形成于该共用汲极区;至少两个储存节点垫,其形成于该等源极区上;一位元线垫保护层图案,其具有至少一线状部位,该线状部位系形成为平行于该字元线图案之线状部位,藉以覆盖该位元线垫;储存节点,其形成于该等储存节点垫;以及该等储存节点系直接和该等储存节点垫接触,并藉由该位元线垫保护层图案而与该位元线垫呈电性绝缘。2.如申请专利范围第1项之动态随机存取记忆体单元,其中该字元线图案包含一导电层图案,其依序形成字元线及一字元线盖层图案。3.如申请专利范围第1项之动态随机存取记忆体单元,其进一步包含一位元线图案,其形成于该字元线图案之上方,以交叉于该字元线图案,且具有至少一线状部位介于该等储存节点之间,该等储存节点系位在平行于该字元线图案之线状部位的直线上。4.如申请专利范围第3项之动态随机存取记忆体单元,其中该位元线图案包含一位元线层图案,其依序形成位元线及一位元线盖层图案。5.如申请专利范围第3项之动态随机存取记忆体单元,其进一步包含位元线间隙壁,其形成于该位元线图案之侧壁。6.如申请专利范围第4项之动态随机存取记忆体单元,其中该位元线层图案之位元线系经由通过该位元线垫保护层图案的位元线接点而电性连接于该位元线垫。7.如申请专利范围第1项之动态随机存取记忆体单元,其进一步包含一介电层及板电极,其依序形成于该等储存节点。8.如申请专利范围第1项之动态随机存取记忆体单元,其中该等储存节点具有柱状外形。9.一种制造动态随机存取记忆体单元之方法,其包含下列步骤:形成一隔离层于一基板上之给定区域上,以界定一具有至少一线状次区域的主动区;形成一字元线图案于该主动区上,其具有至少一对线状部位,并交叉通过该主动区;藉由执行杂质布植而形成杂质区于该主动区内,该等杂质区包含至少一共用汲极区,该共用汲极区系形成于该主动区之线状次区域内的字元线图案之该等线状部位之间,以及包含至少两源极区,该等源极区系形成于该线状次区域内之共用汲极区的两侧;形成字元线间隙壁于该字元线图案之侧壁;在该共用汲极区及该源极区分别形成至少一位元线垫及至少两个储存节点垫;形成一位元线垫保护层图案,其具有至少一线状部位,该线状部位系形成为平行于该字元线图案之线状部位,藉以覆盖该位元线垫;以及形成储存节点于该等储存节点垫,该等储存节点系与该等储存节点垫接触,并藉由该位元线垫保护层图案而与该位元线垫呈电性绝缘。10.如申请专利范围第9项之制造动态随机存取记忆体单元之方法,其中该形成位元线垫保护层图案之步骤包括:形成一位元线垫保护层于其上形成有该位元线垫及该等储存节点垫之基板的整个表面上;以及图案化该位元线垫保护层,以形成该位元线垫保护层图案,并暴露出该储存节点垫。11.如申请专利范围第9项之制造动态随机存取记忆体单元之方法,其中该位元线垫保护层图案系由一氮化矽层所构成。12.如申请专利范围第9项之制造动态随机存取记忆体单元之方法,其中该形成储存节点之步骤包括:形成一位元线绝缘层于其上具有该位元线垫保护层图案的基板之整个表面上;在该位元线绝缘层上形成一位元线图案,并和该字元线图案交叉;形成位元线间隙壁于该位元线图案之侧壁;形成一下部牺牲层于具有该位元线间隙壁的基板之整个表面上;利用该位元线图案、该等位元线间隙壁、该位元线垫保护层图案以及该字元线图案做为一蚀刻终止遮罩,藉由依序图案化该下部牺牲层及该位元线绝缘层,以形成储存节点孔,并暴露出该等储存节点垫;在该等储存节点孔内形成与该等储存节点垫接触之储存节点;以及藉由移除该下部牺牲层及该位元线绝缘层,暴露出该等储存节点之外部侧壁。13.如申请专利范围第12项之制造动态随机存取记忆体单元之方法,其中该位元线绝缘层系形成为一层材料,该层材料相对于该位元线垫保护层图案具有蚀刻选择性。14.如申请专利范围第12项之制造动态随机存取记忆体单元之方法,其中该形成位元线图案之步骤包括:藉由图案化该位元线绝缘层及该位元线垫保护层图案,以形成至少一位元线接点孔,并暴露出该至少一位元线垫;形成一导电层以填充该位元线接点孔形成于其上的基板之整个表面上的位元线孔;形成一位元线盖层于该导电层上;并且藉由继续图案化该位元线盖层及该导电层,以形成一导电层图案,该导电层图案形成位元线及一位元线盖层图案,其依序配置交叉于该字元线图案。15.如申请专利范围第12项之制造动态随机存取记忆体单元之方法,其中该下部牺牲层系藉由持续沉积一下部牺牲绝缘层及一化学机械研磨终止层而形成,其相对于该位元线垫保护层图案具有蚀刻选择性。16.如申请专利范围第9项之制造动态随机存取记忆体单元之方法,其进一步包括依序形成一介电层及板电极于该等储存节点之表面上。图式简单说明:图1为一俯视图,其图示典型DRAM元件之单元阵列区域的一部分。图2a至图6a为沿着图1之线段I-I'所得到的剖面图,其图示以传统方法制造DRAM单元的制程步骤。图2b至图6b为沿着图1之线段II-II'所得到的剖面图,其图示对应于图2a至图6a所示以传统方法制造DRAM单元的制程步骤。图7为一俯视图,其图示根据本发明之DRAM元件之单元阵列区域的一部分。图8a至图12a为沿着图7之线段III-III'所得到的剖面图,其图示根据本发明之方法制造DRAM单元的制程步骤。图8b至图12b为沿着图7之线段IV-IV'所得到的剖面图,其图示对应于图8a至图12a所示之方法制造DRAM单元的制程步骤。 |
