主权项 |
1.一种包括一内嵌记忆体与一内含自我测试的编排之积体电路,其包括:用以贮存复数个测试指令之装置,其包括用以区分测试命令之来源及来自于一外部测试器所提供用以接收复数个测试指令之装置,用以产生内定复数个测试指令之装置,以及用以供应上述内定复数个测试指令到上述用以贮存复数个测试指令之装置。2.如申请专利范围第1项所述之积体电路,其中上述用以产生内定复数个测试指令之装置,包括一初始贮藏库之装置。3.如申请专利范围第2项所述之积体电路,其中上述初始贮藏库之装置系一贮藏库初始模组。4.如申请专利范围第1项所述之积体电路,进一步包括:用以启动上述用以产生上述内定复数个测试指令装置之装置,使其可应答来自一外部测试器的一缺乏的复数个测试指令。5.如申请专利范围第1项所述之积体电路,进一步包括:用以控制一测试操作之装置,其中上述用以控制一测试操作之装置,包括用以供应一控制讯号到一指令贮藏库控制器之装置,且进一步包括上述用以贮存上述复数个测试指令之装置。6.如申请专利范围第5项所述之积体电路,进一步包括:用以当仅有上述控制讯号被供应到上述指令贮藏库控制器时之装置,启动上述用以产生上述内定复数个测试指令之装置。7.如申请专利范围第1项所述之积体电路,其中上述用以产生内定复数个测试指令之装置,包括一记忆体,用以贮存上述内定复数个测试指令。8.一种包括一积体电路之电子系统,该积体电路拥有一内建自我测试编排于其中,该积体电路包括:用以贮存复数个测试指令之装置,其包含用以区分测试命令之来源及用以接收复数个测试指令之装置,其由一外部测试器所提供,在缺乏来自一外部测试器之指令下用以产生内定复数个测试指令之装置,以及用以供应上述内定复数个测试指令到上述用以贮存复数个测试指令装置之装置。9.如申请专利范围第8项所述之电子系统,其中上述用以产生内定复数个测试指令之装置,包括一初始贮藏库之装置。10.如申请专利范围第9项所述之电子系统,其中上述初始贮藏库之装置系一贮藏库初始模组。11.如申请专利范围第8项所述之电子系统,进一步包括:用以启动上述用以产生上述内定复数个测试指令装置之装置,使其可应答来自一外部测试器的一缺乏的复数个测试指令。12.如申请专利范围第8项所述之电子系统,进一步包括:用以控制一测试操作之装置,其中上述用以控制一测试操作之装置,包括其用以供应一控制讯号到一指令贮藏库控制器之装置,且进一步包括上述用以贮存上述复数个测试指令之装置。13.如申请专利范围第12项所述之电子系统,进一步包括:用以当仅有上述控制讯号被供应到上述指令贮藏库控制器时之装置,启动上述用以产生上述内定复数个测试指令之装置。14.如申请专利范围第12项所述之电子系统,其中上述控制讯号系被供应来自一外部测试器。15.如申请专利范围第12项所述之电子系统,其中上述控制讯号系被供应来自于上述系统之内。16.如申请专利范围第8项所述之电子系统,其中上述用以产生内定复数个测试指令之装置,包括一记忆体,用以贮存上述内定复数个测试指令。17.一种在电子系统上进行系统级测试的方法,该电子系统包括一积体电路,其拥有一内含自我测试编排于其中,用以进行制造级与电路板级的测试,且包括用以贮存一测试演算法之装置,而上述方法至少包含下列步骤:区分一测试命令之来源,在缺乏来自一外部测试器之指令下,从上述内含自我测试编排提供一系统级测试演算法,传送上述系统级测试演算法到上述用以贮存一测试演算法在上述内含自我测试编排中之装置,且使用上述系统级测试演算法,操作上述内含自我测试编排。图式简单说明:第1图是一示范性可程式化记忆体BIST编排结构的高层级块状图。第2图是一流程图,图解出制造级与电路板级测试的初始过程。第3图是一高层级块状图,图解出一广义概观的可程式化记忆体BIST结构。第4图是微编码基底控制器的高层级块状图,该控制器系依照本发明如图解于第1图或第3图中的可程式化记忆体BIST结构。第5图是一流程图,图解出本发明除了第2图之外的额外功能操作过程。 |