发明名称 用于具有热通孔之积体电路的封装及其方法
摘要 一用于增进积体电路封装体的热效能之方法系将一仿真晶粒附接至积体电路的半导体晶粒。仿真晶粒随后经由外部终端热性耦合至一印刷电路板的传导层。一实施例中,积体电路封装体系包括一可供仿真晶粒附接在其上之绝缘基材。传导通孔将位于绝缘基材一侧上之传导终端热性连接至位于绝缘基材另一侧上之传导终端。一实施例中,积体电路封装体设置为一球栅阵列(BGA)封装体。此外,可将多层的导体设置于积体电路的绝缘基材中以及外部印刷电路板中。
申请公布号 TWI226687 申请公布日期 2005.01.11
申请号 TW092114141 申请日期 2003.05.26
申请人 因特希耳公司 发明人 纳摩.夏玛
分类号 H01L23/367 主分类号 H01L23/367
代理机构 代理人 陈长文 台北市松山区敦化北路二○一号七楼
主权项 1.一种经封装的积体电路,包含:一第一半导体晶粒,其上设置有一电子电路;一第二半导体晶粒,其附接至该第一半导体晶粒;一绝缘基材,其具有一第一表面及一第二表面;传导终端,其设置于该第一及第二表面上,其中该第一表面上之选定的传导终端系与该第二半导体晶粒呈热性接触且由通孔连接至该第二表面上之选定的传导终端;及外部终端,其适可将该第二表面上之选定的传导终端耦合至一印刷电路板上之导体。2.如申请专利范围第1项之经封装的积体电路,其中该等外部终端包含焊球。3.如申请专利范围第1项之经封装的积体电路,进一步包含用于将该电子电路连接至该等传导终端之焊接线。4.如申请专利范围第1项之经封装的积体电路,其中将多层的导体设置于该绝缘基材中。5.如申请专利范围第1项之经封装的积体电路,其中该印刷电路板包含多层的导体,且该等外部终端将该等选定的传导终端热性耦合至该印刷电路板中之多层的导体。6.如申请专利范围第1项之经封装的积体电路,进一步包含一用于包围该第一及第二半导体晶粒之包封件。7.如申请专利范围第1项之经封装的积体电路,其中该绝缘基材包含一聚醯亚胺卷带。8.如申请专利范围第1项之经封装的积体电路,其中该绝缘基材包含一印刷电路板。9.一种用于增进经封装的积体电路中之热消散之方法,包含:将一具有一电子电路的第一半导体晶粒附接至一第二半导体晶粒;将传导终端设置于一绝缘基材的一第一表面及一第二表面上,使得该第一表面上之选定的传导终端与该第二半导体晶粒呈热性接触且由通孔连接至该第二表面上之选定的传导终端;及提供适可将该第二表面上之选定的传导终端耦合至一印刷电路板上的导体之外部终端,藉以可将该电子电路中产生的热量从该第一半导体晶粒经由该第二半导体晶粒、该绝缘基材之选定的传导终端及该等外部终端消散至该印刷电路板。10.如申请专利范围第9项之方法,其中将该等外部终端设置为焊球。11.如申请专利范围第9项之方法,进一步包含藉由焊接线将该电子电路连接至该等传导终端。12.如申请专利范围第9项之方法,进一步包含将多层的导体设置于该绝缘基材中。13.如申请专利范围第9项之方法,进一步包含将多层的导体设置于该印刷电路板中,且将该等选定的传导终端经由该等外部终端耦合至该印刷电路板中之多层的导体。14.如申请专利范围第9项之方法,进一步包含包封住该第一及第二半导体晶粒。图式简单说明:第1图显示先前技术的多晶片模组100,其具有传统上结合至半导体晶粒102之半导体晶粒104;第2图根据本发明的一实施例显示一经封装的积体电路200之横剖视图,其装设在一外部印刷电路板205上。
地址 美国