| 主权项 |
1.一种电脑主机板输出入埠的测试方法,至少包含下列步骤:提供一测试码给一电脑主机板上之一非挥发性记忆体,其中该测试码用来初始化该电脑主机板、测试该电脑主机板上之复数输出入埠,并且该测试码至少包含对应于该些输出入埠之复数测试常式;该电脑主机板由该非挥发性记忆体中之该测试码进行开机;从一提示选单挑选该些输出入埠其中之一进行测试;以及执行测试码中对应于受测的该输出入埠之一测试常式,以根据受测的该输出入埠其讯号引脚之特性来进行测试。2.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一游戏埠。3.如申请专利范围第2项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:检出上述游戏埠之复数介面讯号引脚所对应的复数诊察値;将检出的该些诊察値与预先为该些介面讯号引脚自外部设定的既定値进行比较;以及倘若该些诊察値与该些外部设定的既定値相符,则判定上述游戏埠之该些介面讯号引脚均能正常运作。4.如申请专利范围第3项所述电脑主机板输出入埠的测试方法,其中上述游戏埠支援两组控制杆连线,每组控制杆连线具有上述介面讯号引脚,且上述介面讯号引脚至少包含一第一按键输入讯号引脚、一第二按键输入讯号引脚、一X轴座标输入讯号引脚以及一Y轴座标输入讯号引脚。5.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一并列埠。6.如申请专利范围第5项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:(a)自上述并列埠所拥有的复数并列介面资料引脚其中之一第一部份传送出一第一位元态样;(b)在一既定时间后,从上述并列埠之一第一并列介面状态引脚接收一第一结果,而根据收到的该第一结果与送出的该第一位元态样之间的关系,检查该第一并列介面状态引脚;(c)自上述并列埠所拥有的该些并列介面资料引脚其中之该第一部份、轮流以一次一个的方式传送出一组第二位元态样;(d)在该既定时间后,从上述并列埠之该第一并列介面状态引脚、依次接收一第二结果;(e)重覆步骤(c)至(d),根据步骤(d)中每次收到的该第二结果与对应的第二位元态样之间的关系,检查该些并列介面资料引脚其中之该第一部份的每一资料引脚;(f)自上述并列埠所拥有的该些并列介面资料引脚其中之一第二部份传送出该第一位元态样;(g)在该既定时间后,从上述并列埠之一第二并列介面状态引脚接收一第三结果,而根据收到的该第三结果与送出的该第一位元态样之间的关系,检查该第二并列介面状态引脚;(h)自上述并列埠所拥有的该些并列介面资料引脚其中之该第二部份、轮流以一次一个的方式传送出该组第二位元态样;(i)在该既定时间后,从上述并列埠之该第二并列介面状态引脚、依次接收一第四结果;(j)重覆步骤(h)至(i),根据步骤(i)中每次收到的该第四结果与对应的第二位元态样之间的关系,检查该些并列介面资料引脚其中之该第二部份的每一资料引脚;(k)自上述并列埠所拥有的一组并列介面控制引脚传送出该第一位元态样;(l)在该既定时间后,从上述并列埠之一第三并列介面状态引脚接收一第五结果,而根据收到的该第五结果与送出的该第一位元态样之间的关系,检查该第三并列介面状态引脚;(m)自上述并列埠所拥有的该组并列介面控制引脚、轮流以一次一个的方式传送出该组第二位元态样;(n)在该既定时间后,从上述并列埠之该第三并列介面状态引脚、依次接收一第六结果;(o)重覆步骤(m)至(n),根据步骤(n)中每次收到的该第六结果与对应的第二位元态样之间的关系,检查该组并列介面控制引脚的每一控制引脚;(p)从上述并列埠之第四及第五并列介面状态引脚分别检出第七和第八结果;(q)将检出的该第七结果和该第八结果分别与预先为该第四及该第五并列介面状态引脚自外部设定的既定値进行比较;以及(r)倘若该第七结果和该第八结果与该些外部设定的既定値相符,则判定上述并列埠之该第四及该第五并列介面状态引脚均能正常运作。7.如申请专利范围第6项所述电脑主机板输出入埠的测试方法,其中上述第一并列介面状态引脚系一PAPER END状态引脚,上述第二并列介面状态引脚系一SELECT状态引脚,上述第三并列介面状态引脚系一ERROR状态引脚,上述第四并列介面状态引脚系一ACK状态引脚,而上述第五并列介面状态引脚系一BUSY状态引脚。8.如申请专利范围第6项所述电脑主机板输出入埠的测试方法,其中上述复数并列介面资料引脚当中的上述第一部份及上述第二部份组成上述并列埠之8位元资料引脚。9.如申请专利范围第6项所述电脑主机板输出入埠的测试方法,其中上述并列介面控制引脚群组至少包含一SLIN控制引脚、一INIT控制引脚、一AUTO FEED控制引脚以及一STROBE控制引脚。10.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一串列埠。11.如申请专利范围第10项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:将受测的上述串列埠设定在一既定传输鲍率;自上述串列埠之一第一串列介面控制引脚传送出一既定资料;在一既定时间后,从上述串列埠之一第一串列介面状态引脚以及一第二串列介面状态引脚分别接收一第一结果和一第二结果;分别检查该第一结果和该第二结果是否等于该既定资料,以验证该第一、该第二串列介面状态引脚以及该第一串列介面控制引脚;自上述串列埠之一第二串列介面控制引脚传送出该既定资料;在该既定时间后,从上述串列埠之一第三串列介面状态引脚以及一第四串列介面状态引脚分别接收一第三结果和一第四结果;分别检查该第三结果和该第四结果是否等于该既定资料,以验证该第三、该第四串列介面状态引脚以及该第二串列介面控制引脚;将受测的上述串列埠相关之一接收功能予以关闭;自上述串列埠之一串列资料输出引脚传送出一位元态样;在该既定时间后,将受测的上述串列埠相关之该接收功能予以启用;从上述串列埠之一串列资料输入引脚接收一输入资料位元流;以及检查该输入资料位元流是否与该位元态样相符,以验证该串列资料输出引脚以及该串列资料输入引脚。12.如申请专利范围第11项所述电脑主机板输出入埠的测试方法,其中上述第一串列介面控制引脚系上述串列埠之一DTR引脚,而上述第二串列介面控制引脚系上述串列埠之一RTS引脚。13.如申请专利范围第11项所述电脑主机板输出入埠的测试方法,其中上述第一串列介面状态引脚系上述串列埠之一DCD引脚,其中上述第二串列介面状态引脚系上述串列埠之一DSR引脚,其中上述第三串列介面状态引脚系上述串列埠之一CTS引脚,而上述第四串列介面状态引脚系上述串列埠之一RI引脚。14.如申请专利范围第11项所述电脑主机板输出入埠的测试方法,其中上述串列资料输出引脚系上述串列埠之一TXD引脚,而上述串列资料输入引脚系上述串列埠之一RXD引脚。15.如申请专利范围第14项所述电脑主机板输出入埠的测试方法,更至少包含:倘若上述TXD引脚及上述RXD引脚能够正常运作,则执行下列步骤:(a)将受测的上述串列埠设定在新的传输鲍率;(b)将受测的上述串列埠相关之上述接收功能予以关闭;(c)自上述串列埠之上述TXD引脚传送出上述位元态样;(d)在上述既定时间后,将受测的上述串列埠相关之上述接收功能予以启用;(e)从上述串列埠之上述RXD引脚接收新的输入资料位元流;(f)检查上述新的输入资料位元流是否与上述位元态样相符,以在上述新的传输鲍率设定下验证上述串列埠;以及(g)重覆步骤(a)至(f),直到测试过上述串列埠所有可设定的传输鲍率。16.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一通用序列滙流(Universal Serial Bus,USB)埠。17.如申请专利范围第16项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:从上述USB埠之一对差动资料讯号引脚检出一诊察値;将检出的该诊察値与上述USB埠之一预设値进行比较;以及倘若该诊察値与该预设値不同,则判定上述USB埠之该对差动资料讯号引脚能正常运作。18.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一网路埠。19.如申请专利范围第18项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:将上述网路埠之一对传送引脚耦接回至上述网路埠之一对接收引脚而形成回路;确认上述网路埠之I/O基底位址;读取一记忆体区块,其中该记忆体区块始于上述网路埠之该I/O基底位址;检查该记忆体区块中对应于该对传送引脚及该对接收引脚之复数位元,其中该些位元直接反映该对传送引脚及该对接收引脚之目前状态;以及倘若该记忆体区块中该些位元所代表的诊察値不同于上述网路埠所对应的预设値,则判定上述网路埠之该对传送引脚和该对接收引脚均能正常运作。20.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一音讯埠。21.如申请专利范围第20项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:从上述音讯埠之一第一音讯输入引脚接收一测试讯号;检查收到的该测试讯号是否不断变化;倘若该测试讯号不断地变化,则判定上述音讯埠之该第一音讯输入引脚能正常运作;自上述音讯埠之一第一输出引脚传送出一既定的测试资料;从上述音讯埠之一第二音讯输入引脚接收一第一输入资料;将该既定测试资料与该第一输入资料进行比较;倘若该第一输入资料与该既定测试资料相符,则判定上述音讯埠之该第一输出引脚及该第二音讯输入引脚均能正常运作;自上述音讯埠之一第二输出引脚传送出该既定测试资料;从上述音讯埠之一第三音讯输入引脚接收一第二输入资料;将该既定测试资料与该第二输入资料进行比较;以及倘若该第二输入资料与该既定测试资料相符,则判定上述音讯埠之该第二输出引脚及该第三音讯输入引脚均能正常运作。22.如申请专利范围第21项所述电脑主机板输出入埠的测试方法,其中上述第一音讯输入引脚系上述音讯埠之一麦克风引脚,其中上述第一及第二输出引脚系上述音讯埠之一对立体声输出引脚,而上述第二及第三音讯输入引脚系上述音讯埠之一对立体声输入引脚。23.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一键盘连接埠。24.如申请专利范围第23项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:自上述键盘连接埠之一时钟讯号引脚传送出一既定的测试资料;从上述键盘连接埠之一资料讯号引脚接收一输入资料;将该既定测试资料与该输入资料进行比较;倘若该输入资料与该既定测试资料相符,则判定上述键盘连接埠之该时钟讯号引脚及该资料讯号引脚均能正常运作。25.如申请专利范围第1项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一PS/2滑鼠连接埠。26.如申请专利范围第25项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:自上述PS/2滑鼠连接埠之一时钟讯号引脚传送出一既定的测试资料;从上述PS/2滑鼠连接埠之一资料讯号引脚接收一输入资料;将该既定测试资料与该输入资料进行比较;倘若该输入资料与该既定测试资料相符,则判定上述PS/2滑鼠埠之该时钟讯号引脚及该资料讯号引脚均能正常运作。27.一种电脑主机板输出入埠的测试方法,该电脑主机板具有一中央处理器以及一用来储存基本输出输入系统(Basic Input-Output System,BIOS)码之非挥发性记忆体,该测试方法至少包含下列步骤:提供一测试码给该非挥发性记忆体,以代替该BIOS码对该电脑主机板进行初始化并且测试该电脑主机板上之复数输出入埠,其中该测试码至少包含对应于该些输出入埠之复数测试常式;该中央处理器由该非挥发性记忆体中之该测试码进行开机,藉以执行该测试码对该电脑主机板上之该些输出入埠进行测试;以互动方式挑选该些输出入埠其中之一进行测试;以及执行测试码中对应于受测的该输出入埠之一测试常式,以根据受测的该输出入埠其讯号引脚之特性来进行测试。28.如申请专利范围第27项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一游戏埠。29.如申请专利范围第28项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:初始设定上述游戏埠之I/O基底位址;读取一记忆体区块,其中该记忆体区块始于上述游戏埠之该I/O基底位址;以该记忆体区块中之复数位元来检查上述游戏埠之复数介面讯号引脚,其中该些位元直接反映受测的该些介面讯号引脚之目前状态;将该记忆体区块中该些位元与预先为该些介面讯号引脚自外部设定的既定値进行比较;以及倘若该记忆体区块中该些位元与该些外部设定的既定値相符,则判定上述游戏埠之该些介面讯号引脚均能正常运作。30.如申请专利范围第29项所述电脑主机板输出入埠的测试方法,其中上述游戏埠支援两组控制杆连线,每组控制杆连线具有上述介面讯号引脚,且上述介面讯号引脚至少包含一第一按键输入讯号引脚、一第二按键输入讯号引脚、一X轴座标输入讯号引脚以及一Y轴座标输入讯号引脚。31.如申请专利范围第27项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一并列埠。32.如申请专利范围第31项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:(a)初始设定上述并列埠之I/O基底位址;(b)将一第一位元态样写入至一记忆体区块中复数资料位元之一第一部份,其中该记忆体区块始于上述并列埠之该I/O基底位址且该些资料位元之该第一部份对应于上述并列埠所拥有的复数并列介面资料引脚其中之一第一部份;(c)在一既定时间后,从该记忆体区块读取一第一状态位元,其对应于上述并列埠之一第一并列介面状态引脚,根据读到的该第一状态位元与写入的该第一位元态样之间的关系,检查该第一并列介面状态引脚;(d)将一组第二位元态样轮流以一次一个的方式写入至该记忆体区块中该些资料位元之该第一部份;(e)在该既定时间后,从该记忆体区块读取对应于该第一并列介面状态引脚之该第一状态位元;(f)重覆步骤(d)至(e),根据步骤(e)中每次读到的该第一状态位元与对应的第二位元态样之间的关系,检查该些并列介面资料引脚其中之该第一部份的每一资料引脚;(g)将该第一位元态样写入至该记忆体区块中该些资料位元之一第二部份,其中该些资料位元之该第二部份对应于上述并列埠所拥有的该些并列介面资料引脚其中之一第二部份;(h)在该既定时间后,从该记忆体区块读取一第二状态位元,其对应于上述并列埠之一第二并列介面状态引脚,根据读到的该第二状态位元与写入的该第一位元态样之间的关系,检查该第二并列介面状态引脚;(i)将该组第二位元态样轮流以一次一个的方式写入至该记忆体区块中该些资料位元之该第二部份;(j)在该既定时间后,从该记忆体区块读取对应于该第二并列介面状态引脚之该第二状态位元;(k)重覆步骤(i)至(j),根据步骤(j)中每次读到的该第二状态位元与对应的第二位元态样之间的关系,检查该些并列介面资料引脚其中之该第二部份的每一资料引脚;(l)将该第一位元态样写入至该记忆体区块中之一组介面控制位元,其中该组介面控制位元对应于上述并列埠所拥有的一组并列介面控制引脚;(m)在该既定时间后,从该记忆体区块读取一第三状态位元,其对应于上述并列埠之一第三并列介面状态引脚,根据读到的该第三状态位元与写入的该第一位元态样之间的关系,检查该第三并列介面状态引脚;(n)将该组第二位元态样轮流以一次一个的方式写入至该记忆体区块中之该组介面控制位元;(o)在该既定时间后,从该记忆体区块读取对应于该第三并列介面状态引脚之该第三状态位元;(p)重覆步骤(n)至(o),根据步骤(o)中每次读到的该第三状态位元与对应的第二位元态样之间的关系,检查该组并列介面控制引脚的每一控制引脚;(q)从该记忆体区块直接读取一第四状态位元以及一第五状态位元,其中该第四与该第五状态位元分别对应于上述并列埠之一第四并列介面状态引脚以及一第五并列介面状态引脚;(r)将读到的该第四与该第五状态位元分别与预先为该第四及该第五并列介面状态引脚自外部设定的既定値进行比较;以及(s)倘若该第四与该第五状态位元与该些外部设定的既定値相符,则判定上述并列埠之该第四及该第五并列介面状态引脚均能正常运作。33.如申请专利范围第32项所述电脑主机板输出入埠的测试方法,其中上述第一并列介面状态引脚系一PAPER END状态引脚,上述第二并列介面状态引脚系一SELECT状态引脚,上述第三并列介面状态引脚系一ERROR状态引脚,上述第四并列介面状态引脚系一ACK状态引脚,而上述第五并列介面状态引脚系一BUSY状态引脚。34.如申请专利范围第32项所述电脑主机板输出入埠的测试方法,其中上述复数并列介面资料引脚当中的上述第一部份及上述第二部份组成上述并列埠之8位元资料引脚。35.如申请专利范围第32项所述电脑主机板输出入埠的测试方法,其中上述并列介面控制引脚群组至少包含一SLIN控制引脚、一INIT控制引脚、一AUTOFEED控制引脚以及一STROBE控制引脚。36.如申请专利范围第27项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一串列埠。37.如申请专利范围第36项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:为受测的上述串列埠初始设定其I/O基底位址;将受测的上述串列埠设定在一既定传输鲍率;将一既定资料写入至一记忆体区块中之一第一串列介面控制位元,其中该记忆体区块始于上述串列埠之该I/O基底位址且该些资料位元之该第一串列介面控制位元对应于上述串列埠之一第一串列介面控制引脚;在一既定时间后,从该记忆体区块分别读取一第一串列介面状态位元以及一第二串列介面状态位元,其中该第一与该第二串列介面状态位元分别对应于上述串列埠之一第一串列介面状态引脚以及一第二串列介面状态引脚;分别检查该第一与该第二串列介面状态位元是否等于该既定资料,以验证该第一、该第二串列介面状态引脚以及该第一串列介面控制引脚;将该既定资料写入至该记忆体区块中之一第二串列介面控制位元,其对应于上述串列埠之一第二串列介面控制引脚;在该既定时间后,从该记忆体区块分别读取一第三串列介面状态位元以及一第四串列介面状态位元,其中该第三与该第四串列介面状态位元分别对应于上述串列埠之一第三串列介面状态引脚以及一第四串列介面状态引脚;分别检查该第三与该第四串列介面状态位元是否等于该既定资料,以验证该第三、该第四串列介面状态引脚以及该第二串列介面控制引脚;将受测的上述串列埠相关之一接收功能予以关闭;将一位元态样写入至该记忆体区块中之一组传送器资料位元,藉此由上述串列埠之一串列资料输出引脚传送出去;在该既定时间后,将受测的上述串列埠相关之该接收功能予以启用;从该记忆体区块读取一组接收器资料位元,藉此将资料由上述串列埠之一串列资料输入引脚接收进来;以及检查该记忆体区块中之该组接收器资料位元是否与该位元态样相符,以验证该串列资料输出引脚以及该串列资料输入引脚。38.如申请专利范围第37项所述电脑主机板输出入埠的测试方法,其中上述第一串列介面控制引脚系上述串列埠之一DTR引脚,而上述第二串列介面控制引脚系上述串列埠之一RTS引脚。39.如申请专利范围第37项所述电脑主机板输出入埠的测试方法,其中上述第一串列介面状态引脚系上述串列埠之一DCD引脚,其中上述第二串列介面状态引脚系上述串列埠之一DSR引脚,其中上述第三串列介面状态引脚系上述串列埠之一CTS引脚,而上述第四串列介面状态引脚系上述串列埠之一RI引脚。40.如申请专利范围第37项所述电脑主机板输出入埠的测试方法,其中上述串列资料输出引脚系上述串列埠之一TXD引脚,而上述串列资料输入引脚系上述串列埠之一RXD引脚。41.如申请专利范围第40项所述电脑主机板输出入埠的测试方法,更至少包含:倘若上述TXD引脚及上述RXD引脚能够正常运作,则执行下列步骤:(a)将受测的上述串列埠设定在新的传输鲍率;(b)将受测的上述串列埠相关之上述接收功能予以关闭;(c)将上述位元态样写入至上述记忆体区块中之上述传送器资料位元组,藉此由上述串列埠之上述TXD引脚传送出去;(d)在上述既定时间后,将受测的上述串列埠相关之上述接收功能予以启用;(e)从上述记忆体区块读取上述接收器资料位元组,藉此将资料由上述串列埠之上述RXD引脚接收进来;(f)检查上述记忆体区块中之上述接收器资料位元组是否与上述位元态样相符,以在上述新的传输鲍率设定下验证上述串列埠;以及(g)重覆步骤(a)至(f),直到测试过上述串列埠所有可设定的传输鲍率。42.如申请专利范围第27项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一通用序列滙流(Universal Serial Bus,USB)埠。43.如申请专利范围第42项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:确认上述USB埠之I/O基底位址;读取一记忆体区块,其中该记忆体区块始于上述USB埠之该I/O基底位址;以该记忆体区块中之复数位元来检查上述USB埠之一对差动资料讯号引脚,其中该些位元直接反映该对差动资料讯号引脚之目前状态;倘若该记忆体区块中该些位元所代表的诊察値不同于上述USB埠之一预设値,则判定上述USB埠之该对差动资料讯号引脚能正常运作。44.如申请专利范围第27项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一网路埠。45.如申请专利范围第44项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:将上述网路埠之一对传送引脚耦接回至上述网路埠之一对接收引脚而形成回路;针对上述网路埠扫瞄上述电脑主机板之一周边滙流排,藉此搜寻一网路控制器;读取该一网路控制器之一制造商编号以及一装置编号;根据该制造商编号以及该装置编号,判定是否可以支援该网路控制器的型式;确认上述网路埠之I/O基底位址;检查该网路控制器之MAC位址是否合法;读取一记忆体区块,其中该记忆体区块始于上述网路埠之该I/O基底位址;检查该记忆体区块中对应于该对传送引脚及该对接收引脚之复数位元,其中该些位元直接反映该对传送引脚及该对接收引脚之目前状态;以及倘若该记忆体区块中该些位元所代表的诊察値不同于上述网路埠所对应的预设値,则判定上述网路埠之该对传送引脚和该对接收引脚均能正常运作。46.如申请专利范围第27项所述电脑主机板输出入埠的测试方法,其中受测的上述输出入埠系上述电脑主机板之一音讯埠。47.如申请专利范围第46项所述电脑主机板输出入埠的测试方法,其中上述执行对应测试常式之步骤更至少包含:从上述音讯埠之一第一音讯输入引脚接收一测试讯号;检查收到的该测试讯号是否不断变化;倘若该测试讯号不断地变化,则判定上述音讯埠之该第一音讯输入引脚能正常运作;自上述音讯埠之一第一输出引脚传送出一既定的测试资料;从上述音讯埠之一第二音讯输入引脚接收一第一输入资料;将该既定测试资料与该第一输入资料进行比较;倘若该第一输入资料与该既定测试资料相符,则判定上述音讯埠之该第一输出引脚及该第二音讯输入引脚均能正常运作;自上述音讯埠之一第二输出引脚传送出该既定测试资料;从上述音讯埠之一第三音讯输入引脚接收一第二输入资料;将该既定测试资料与该第二输入资料进行比较;以及倘若该第二输入资料与该既定测试资料相符,则判定上述音讯埠之该第二输出引脚及该第三音讯输入引脚均能正常运作。48.如申请专利范围第47项所述电脑主机板输出入埠的测试方法,其中上述第一音讯输入引脚系上述音讯埠之一麦克风引脚,其中上述第一及第二输出引脚系上述音讯埠之一对立体声输出引脚,而上述第二及第三音讯输入引脚系上述音讯埠之一对立体声输入引脚。图式简单说明:第1图系根据本发明的测试装置连接至示范用的电脑主机板之方块示意图;第2A图系根据本发明用来测试电脑主机板上的键盘连接埠之电路示意图;第2B图系根据本发明用来测试电脑主机板上的PS/2滑鼠连接埠之电路示意图;第2C图系根据本发明用来测试电脑主机板上的USB埠之电路示意图;第2D图系根据本发明用来测试电脑主机板上的并列埠之电路示意图;第2E、2F图系根据本发明用来测试电脑主机板上的串列埠之电路示意图;第2G图系根据本发明用来测试电脑主机板上的游戏埠之电路示意图;第2H图系根据本发明用来测试电脑主机板上的音讯埠之电路示意图;第2I图系根据本发明用来测试电脑主机板上的网路埠之电路示意图;第3图系根据本发明用来测试电脑主机板之主要步骤流程图;第4图系根据本发明游戏埠用的测试常式其主要步骤流程图;第5A~5D图系根据本发明并列埠用的测试常式其主要步骤流程图;第6A~6C图系根据本发明串列埠用的测试常式其主要步骤流程图;第7图系根据本发明USB埠用的测试常式其主要步骤流程图;第8图系根据本发明网路埠用的测试常式其主要步骤流程图;第9图系根据本发明音讯埠用的测试常式其主要步骤流程图;第10图系根据本发明键盘连接埠用的测试常式其主要步骤流程图;以及第11图系根据本发明PS/2滑鼠连接埠用的测试常式其主要步骤流程图。 |
