| 主权项 |
1.一种快闪记忆体的制造方法,包括:提供一基底,该基底上系已依序形成有一穿隧介电层、一第一导体层、一垫氧化层与图案化之一罩幕层;以图案化之该罩幕层为罩幕,移除部分该垫氧化层、该第一导体层、该穿隧介电层与该基底,以于该基底中形成多数个第一沟渠;于该些第一沟渠中填入一绝缘材料,以形成多数个元件隔离结构;移除各该些元件隔离结构的一部分,以形成多数个第二沟渠,且所保留下来之各该些元件隔离结构的顶部系介于该穿隧介电层与该罩幕层之间;于该基底上形成一介电层,以覆盖该罩幕层与该些第二沟渠的表面;于该些第二沟渠内填入一牺牲层;以该牺牲层为一自行对准罩幕,移除部分该介电层;移除该罩幕层,以暴露出该垫氧化层;移除该垫氧化层,以暴露出该第一导体层;于该基底上形成一第二导体层;移除部分该第二导体层直到暴露出该牺牲层的顶部,且该第二导体层与该第一导体层系构成一浮置闸极;移除该牺牲层;于该基底上形成一闸间介电层,以覆盖该浮置闸极;于该闸间介电层上形成一控制闸极;以及于该控制闸极二侧之该基底中分别形成一源极区与一汲极区。2.如申请专利范围第1项所述之快闪记忆体的制造方法,其中该牺牲层与该介电层的材质具有不同之蚀刻选择性,且该牺牲层与该第二导体层的材质具有不同之蚀刻选择性。3.如申请专利范围第2项所述之快闪记忆体的制造方法,其中该牺牲层的材质包括氧化矽。4.如申请专利范围第2项所述之快闪记忆体的制造方法,其中该介电层的材质包括氮化矽。5.如申请专利范围第1项所述之快闪记忆体的制造方法,其中移除部分该第二导体层直到暴露出该牺牲层的顶部之方法包括化学机械研磨法。6.如申请专利范围第1项所述之快闪记忆体的制造方法,其中该介电层与该罩幕层的材质为相同,且在移除部分该介电层的过程,同时移除该罩幕层。7.如申请专利范围第1项所述之快闪记忆体的制造方法,其中在移除该牺牲层之后与形成该闸间介电层之前,更包括移除该介电层。8.如申请专利范围第1项所述之快闪记忆体的制造方法,其中该些第二沟渠的形成方法包括利用乾蚀刻所进行之回蚀刻法。9.如申请专利范围第1项所述之快闪记忆体的制造方法,其中在移除该垫氧化层之后与形成该第二导体层之前,更包括移除该第一导体层,且所形成之该浮置闸极系由该第二导体层所构成。10.一种浮置闸极的制造方法,包括:提供一基底,该基底包括有多数个元件隔离结构以定义出一主动区,且该主动区之该基底上系依序形成有一穿隧介电层与一罩幕层;移除各该些元件隔离结构的一部分,以形成多数个沟渠,且所保留下来之各该些元件隔离结构的顶部系介于该穿隧介电层与该罩幕层之间;于该基底上形成一介电层,以覆盖该罩幕层与该些沟渠的表面;于该些沟渠内填入一牺牲层;以该牺牲层为一自行对准罩幕,移除部分该介电层;移除该罩幕层,以暴露出该穿隧介电层;于该基底上形成一第一导体层;移除部分该第一导体层直到暴露出该牺牲层的顶部;以及移除该牺牲层。11.如申请专利范围第10项所述之浮置闸极的制造方法,其中该牺牲层与该介电层的材质具有不同之蚀刻选择性,且该牺牲层与该第一导体层的材质具有不同之蚀刻选择性。12.如申请专利范围第11项所述之浮置闸极的制造方法,其中该牺牲层的材质包括氧化矽。13.如申请专利范围第11项所述之浮置闸极的制造方法,其中该介电层的材质包括氮化矽。14.如申请专利范围第10项所述之浮置闸极的制造方法,其中移除部分该第一导体层直到暴露出该牺牲层的顶部之方法包括化学机械研磨法。15.如申请专利范围第10项所述之浮置闸极的制造方法,其中该介电层与该罩幕层的材质为相同,且在移除部分该介电层的过程,同时移除该罩幕层。16.如申请专利范围第15项所述之浮置闸极的制造方法,其中该介电层与该罩幕层的材质包括氮化矽。17.如申请专利范围第10项所述之浮置闸极的制造方法,其中该些沟渠的形成方法包括利用乾蚀刻所进行之回蚀刻法。18.如申请专利范围第10项所述之浮置闸极的制造方法,其中在移除该牺牲层之后,更包括移除该介电层。19.如申请专利范围第10项所述之浮置闸极的制造方法,其中所提供之该基底的该穿隧介电层与该罩幕层之间更包括依序形成有一第二导体层与一垫氧化层,且在移除该罩幕层之后与形成该第一导体层之前,更包括移除该垫氧化层,以暴露出该第二导体层。20.如申请专利范围第19项所述之浮置闸极的制造方法,其中在移除该垫氧化层之后与形成该第一导体层之前,更包括移除该第二导体层。图式简单说明:第1A图至第1C图所绘示为习知一种快闪记忆体之制造流程剖面示意图。第2A图至第2F图所绘示为本发明较佳实施例之一种快闪记忆体之制造流程剖面示意图。 |
