| 发明名称 | 闪速存储器阵列 | ||
| 摘要 | 一种新型闪速存储器阵列具有存储器单元(41a，40b)的阵列，每个存储器单元是具有多个端子的浮栅存储器晶体管。该存储器单元(40a，40b)配置成多行和多列，用字线连接相同行中的存储器单元。行解码器(44)位于靠近一侧存储器阵列并连接到多个字线，用于接收地址信号和用于提供低电压信号。多个编程线(D0－D7)连接到阵列的多行存储器单元(41a，41b)，一个编程线连接到相同行中的存储器单元。该多个编程线(D0－D7)与多个字线成直线但空间分开，并且仅仅伸展到行解码器(44)。高电压发生电路(100)位于靠近阵列的另一侧，即相对的一侧，并且被连接到多个编程线(D0－D7)，用于接收地址信号和用于在此响应给多个编程线提供高电压信号。 | ||
| 申请公布号 | CN1560872A | 申请公布日期 | 2005.01.05 |
| 申请号 | CN200410004062.6 | 申请日期 | 1998.09.16 |
| 申请人 | 积忆科技股份有限公司 | 发明人 | 林天乐;沈秉尧 |
| 分类号 | G11C16/02;G11C5/00;H01L27/115 | 主分类号 | G11C16/02 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王忠忠 |
| 主权项 | 1.一种存储器阵列，包括：配置成多行和多列的非易失性存储器单元的阵列，每个存储器单元包括具有多个端子的浮栅存储器晶体管，其中所述存储器晶体管是至少具有一个端子的类型，其中在编程期间，编程电压施加到选择存储器单元的所述一个端子上，并且非选择电压施加到不连接所选择存储器单元的所有存储器单元的所述一个端子上；多个第一线，每个都连接到相同列中存储器单元的第一端子；和解码电路，用于接收地址信号和用于将所述非选择电压提供给不连接到所述选择存储器单元之第一端子的所述第一线。 | ||
| 地址 | 美国加利福尼亚州 | ||