储存引发指令同调性的装置及方法

摘要

本发明涉及一种管线微处理器中的装置及方法，用于确保管线微处理器的各阶段中指令的同调性。此装置包括：一指令高速缓存管理逻辑器单元以及一同步逻辑器单元。指令高速缓存管理逻辑器单元接收对应于下一指令的地址，并侦测对应于下一指令的一存储页的一部分可否自由做存取而无须检查上述存储页的上述部分中指令的同调性，且于侦测时提供上述地址。同步逻辑器单元，从指令高速缓存管理逻辑器单元接收上述地址，并导引数据高速缓存管理逻辑器单元检查上述存储页的上述部分中指令的同调性，且若该指令与上述存储页的上述部分不同调，同步逻辑器单元导引管线微处理器拖延提取下一指令直到管线微处理器的本阶段已执行所有先前的指令。

主权项

1、一种管线微处理器中的装置，用于确保该管线微处理器的阶段中指令的同调性，该装置包括：一指令高速缓存管理逻辑器，组态成接收对应于一下一指令的一地址，并侦测对应于该下一指令的一存储页的一部份可否可自由做存取，而无须检查该存储页该部分中指令的同调性，且若必须检查同调性时，提供该地址；以及同步逻辑器，组态成从该指令高速缓存管理逻辑器接收该地址，并命令一数据高速缓存管理逻辑器检查该存储页的该部分中指令的同调性，且若该指令与该存储页该部分不同调，则该同步逻辑器单元命令该管线微处理器拖延下一指令的提取，直到该管线微处理器的该阶段已执行所有先前的指令。