绝缘体上硅高压器件结构

摘要

一种薄层SOI高压器件(100)，其中利用三维MOS电容器结构(10)来使漂移电荷耗尽。高压半导体器件的漂移区掺杂有从源－至－漏增加的梯度电荷分布轮廓。物理地构图漂移区以便制造各个SOI条纹(16a，16b)的条纹几何图形。由介电层(22a，22b)分别纵向界定每个SOI条纹(16a和16b)，其中通过与衬底(12)电短路的导电的多电容器场板层(30)的场板纵向界定每个介电层(22a和22b)。获得的结构是由MOS场板完全封闭的薄漂移区条纹，当在SOI条纹(16a和16b)和它的封闭场板之间施加偏压时获得了三维耗尽。

主权项

1.一种薄层绝缘体上硅(SOI)器件，包括：半导体衬底(12)；形成在该衬底上的三维金属氧化物半导体(MOS)多电容器结构(10)，其中MOS(10)形成由薄的条纹化的几何图形、绝缘体上硅(SOI)条纹(116a、116b、116c和116d)构图的漂移区，并且每个SOI条纹包括在该半导体衬底(12)上设置的相应的介电层(122a、122b、122c和122d)；以及重叠在相应的介电层之上并在相邻介电层之间的导电场板层(130)。