用于记忆体为基础之维特比解码器的演算法

摘要

本发明系揭露一种用于记忆体为基础之维特比解码器的演算法。利用回溯路径的相依性质可以发现前后两个回溯路径随着愈低的资料错误率会有更高的相似度。因此本发明之演算法将前一次的回溯路径有至暂存器中，当目前之回溯路径与前一次路径相同时，即可得到欲求之路径，并可停止记忆体读取的动作，以大幅降低读取记忆体所消耗之功率；且在回溯路径之前，系可利用最小的路径权值与路径必为连续之特性来进行路径预测的动作。本发明系利路径匹配与路径预测机制可以降低记忆体存取次数与功率消耗。