发明名称 配线电路板之制法
摘要 本发明乃在提供一种可改善生产性与经济效率之配线电路板的制造方法,同时可避免由于藉由电镀形成导体层时,而导致的配线电路板制作失败(电镀材料渗透于电镀阻剂以下或者电镀阻剂剥落)。在该方法中,在将导体薄膜(2)形成在绝缘基底层(1)上以后,光敏阻剂的液态溶液则予以施加到导体薄膜(2),然后乾燥,并将第一电镀阻剂层(3)形成在导体薄膜(2)上。然后,将光敏阻剂薄膜黏着接合到第一电镀阻剂层(3),藉此形成第二电镀阻剂层(4)。此后,藉由一照相制程(photographic),将第一与第二电镀阻剂层(3)、(4)形成与配线电路图案相反的图案。然后,藉由形成在已曝光的导体薄膜(2)上成为配线电路图案以将导体层(5)以电解电镀。随后,将第一与第二电镀阻剂层(3)、(4)移除,并且将已移除第一与第二电镀阻剂层(3)、(4)之部位的导体薄膜(2)移除。
申请公布号 TW200501852 申请公布日期 2005.01.01
申请号 TW093111064 申请日期 2004.04.21
申请人 日东电工股份有限公司 发明人 内藤俊树;山崎博司;大和岳史
分类号 H05K3/22 主分类号 H05K3/22
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 日本