| 摘要 |
本发明提出一种新颖之具RC控制电路之输出缓冲电路，其不但电路结构简单，并且也可有效防止接地电压位准浮动以及避免杂讯的发生，同时，亦可提升整个晶片之稳定度。该输出缓冲电路主要系包含一由第－PMOS电晶体M1以及第－NMOS电晶体M2所组成的CMOS反相器、一第－NPN电晶体Q1、一第二NPN电晶体Q2，、以及一RC控制电路1。该RC控制电路1系连接于CMOS反相器之输出与接地之间，且在CMOS反相器中之第－PMOS电晶体M1导通时，该RC控制电路1能导通一段预定之时间，俾藉此以吸走第－PMOS电晶体M1之部份瞬间导通的汲极电流，并使得第－NPN电晶体Q1的基极电流减少，从而减少瞬间流经第二NPN电晶体Q2之集极电流(即输出电流)，结果，输出电流的电流变化率变得较缓和，并且输出电流的最大值变得较小，因此不但可有效抑制接地端所感应之瞬间电位差，并且可避免接地电压位准的浮动以及杂讯的发生，同时亦可提升整个晶片之稳定度。 |
