主权项 |
1.一种非同调频率移位键解调电路,由以下电路构成:一过取样元件,用以接收及检查具有一数位讯号之一非同调频率移位键讯号,且检验有无传送事实,并输出一资料位元来记录此事实;一暂存器串,耦接该过取样元件,用以接收资料位元,加以计数且储存该资料位元位于一高准位逻辑状态之数量,并输出对应于该数量之一讯号;及一临界元件,耦接该暂存器串,用以接收该讯号,并与一预定临界値比较而解出由该非同调频率移位键讯号所载送之数位讯号。2.如申请专利范围第1项所述之非同调频率移位键解调电路,其中当该非同调频率移位键讯号之一高与低准位的调变频率分别为f 1与f 0,而一系统速率为R,则设定该预定临界値为(f 1 + f 0) / R。3.如申请专利范围第1项所述之非同调频率移位键解调电路,其中若有输入该非同调频率移位键讯号之传送事实,则该资料位元为位于该高准位逻辑状态,若无输入该非同调频率移位键讯号之传送事实,则该资料位元为一低准位逻辑状态。4.如申请专利范围第1项所述之非同调频率移位键解调电路,若该资料位元位于该高准位逻辑状态之数量小于该预定临界値,则认定为该数位讯号为一低准位,若该该资料位元位于该高准位逻辑状态之数量大于该预定临界値,则认定该数位讯号为一高准位。5.一种非同调频率移位键解调方法,包括:接收及检查载送有一数位讯号之一非同调频率移位键讯号,且检验有无传送事实,并输出一资料位元来记录此事实;接收该资料位元,加以计数且储存该资料位于位于一高准位逻辑之数量,并输出对应于该数量之一讯号;及接收该讯号,并与一预定临界値比较而解出由该非同调频率移位键讯号所载送之该数位讯号。6.如申请专利范围第5项所述之非同调频率移位键解调方法,其中当该非同调频率移位键讯号之一高准位与一低准位的调变频率分别为f 1与f 0,而一系统速率为R,则设定该预定临界値为(f 1 + f 0 ) / R。7.如申请专利范围第5项所述之非同调频率移位键解调方法,其中若有输入该非同调频率移位键讯号之传送事实,则该资料位元则为一高准位逻辑状态,若无输入该非同调频率移位键讯号之传送事实,则该资料位元为一低准位逻辑状态。8.如申请专利范围第5项所述之非同调频率移位键解调方法,若该资料位元位于该高准位逻辑状态之数量小于预定临界値,则认定为该数位讯号位于一低准位,若该资料位元位于该高准位逻辑状态之数量大于预定临界値,则认定为该数位讯号位于一高准位。图式简单说明:第1图为传统FSK接收器之电路方块示意图;第2图为使用关联接收器之解调电路方块示意图;第3图为使用分辨侦测器之解调电路方块示意图;第4图显示根据本发明较佳实例之一种非同调频率移位键解调电路方块示意图;以及第5图显示根据本发明较佳实例之非同调频率移位键解调电路的方波解调波形图;在此FSK讯号运载一数位资料流'1001110111'。 |