一种时钟倍频电路

摘要

本发明公开一种时钟倍频电路，尤其是及电路设计和可编程逻辑器件设计中的时钟倍频电路。该时钟倍频电路包括倍频电路基础模块和延时触发部分，倍频电路基础模块是倍频电路的第一级，延时触发部分与倍频电路基础模块顺次相连，由一个延时触发模块构成或者由多个延时触发模块串联构成，倍频电路基础模块提供倍频信号的输入、输出以及和后级延时触发模块的接口，延时触发模块使倍频后时钟的下降沿位置后移，达到同步及加宽时钟宽度的效果。本发明可以在低成本、高兼容性的条件下，获得稳定、相位恒定的倍频时钟，克服了现有技术无法同时兼顾这几个条件的缺点。

主权项

1.一种时钟倍频电路，其特征在于包括倍频电路基础模块和延时触发部分，倍频电路基础模块是倍频电路的第一级，延时触发部分包括延时触发模块，与倍频电路基础模块顺次相连，倍频电路基础模块提供倍频信号的输入、输出以及和后级延时触发模块的接口，延时触发模块使倍频后时钟的下降沿位置后移，实现同步及加宽时钟宽度。