| 摘要 |
Ein erster Transistor (PQ1) ist zwischen einem Referenzspannungsknoten (GG) und einem ersten Knoten (ND1) angeordnet und dessen Gateanschluss ist mit einem zweiten Knoten (ND2) verbunden. Ein zweiter Transistor (PQ2) ist zwischen dem zweiten Knoten und dem Referenzspannungsknoten angeordnet und dessen Gateanschluss ist mit dem ersten Knoten verbunden. Ladungen werden über Kapazitätselemente (C1, C2), welche erste bzw. zweite Steuersignale (PHIP, PHICP) empfangen, an den ersten und den zweiten Knoten angelegt. Weiter ist ein dritter Transistor (NQ1) zwischen dem zweiten Knoten und einem Ausgangsknoten angeordnet und ist an dessen Gateanschlussknoten (ND3) über ein Kapazitätselement (C3) mit einem dritten Steuersignal (PHICT) verbunden. Ein vierter Transistor (NQ2) ist zwischen den Ausgangsknoten und einen Gateanschlussknoten des dritten Transistors geschaltet und ist an dessen Gateanschluss mit dem zweiten Knoten verbunden. Eine interne Spannung auf einem vorbestimmten Pegel kann erzeugt werden bei geringem Stromverbrauch, während Ladungen effizient verwendet werden, ohne einen Verluststromfluss zu verursachen.
|
