| 主权项 |
1.一种待测装置(DUT)以及电缆线之间的界面装置,其包含:第一机板,其具有第一连接器之一阵列,每个第一连接器连接到个别的电缆线;以及第二机板,其支承着DUT并且具有第二连接器,每个第二连接器连接到DUT并且到个别的第一连接器,而其中第二连接器的数目系少于第一连接器的数目。2.如申请专利范围第1项之界面装置,其中在第一以及第二连接器之间所形成的每个连接会形成一种用于具有至少50MHz频率的信号之通信连接路径。3.如申请专利范围第1项之界面装置,其中:第一连接器包含一种防护控制阻抗连接器;而第二连接器则包含一接头。4.如申请专利范围第1项之界面装置,其中:第一连接器包含一接头;而第二连接器则包含一种防护控制阻抗连接器。5.如申请专利范围第3项之界面装置,其中第一以及第二连接器包含2mm连接器以及接头对。6.如申请专利范围第4项之界面装置,其中第一以及第二连接器包含2mm连接器以及接头对。7.如申请专利范围第1项之界面装置,其中的第二连接器配置于该第二机板上的阵列之列上。8.如申请专利范围第7项之界面装置,其中的第二连接器支承在该第二机板的阵列之个别阵列洞孔中。9.如申请专利范围第8项之界面装置,其中:第一连接器包含一接头;而第二连接器则包含一种防护受控阻抗连接器。10.如申请专利范围第9项之界面装置,其中在第一以及第二连接器之间所形成的每一连接会形成一种用于具有至少50MHz频率的信号之通信连接路径。11.如申请专利范围第10项之界面装置,其中第一以及第二连接器具有信号以及接地接线并且具有0.1寸或者更小的邻接信号与接地之间的节距。12.如申请专利范围第11项之界面装置,其中第一以及第二连接器包含2mm的连接器以及接头对。13.如申请专利范围第11项之界面装置,其中第一以及第二连接器包含1.27mm的连接器以及接头对。14.如申请专利范围第1项之界面装置,其中第一以及第二连接器包含垫片,其中该垫片在一起形成通信连接路径,用于从电缆线到个别的DUT之信号。15.如申请专利范围第14项之界面装置,进一步地包含一种配置于第一以及第二连接器之间的弹性体。16.如申请专利范围第15项之界面装置,其中形成于第一以及第二连接器之间的每个连接会形成一种具有至少50MHz频率的信号之通信连接路径。17.如申请专利范围第16项之界面装置,其中的第二连接器配置于该第二机板上的阵列之列中。18.一种用以执行记忆体装置的高度平行测试之界面装置,其包含:第一机板,支承着其中一个记忆体装置,并且具有连接到其记忆体装置的容器;以及一插座,连接到个别的电缆线并且连接到容器,藉以产生通信连接路径,其中该第一机板以及该插座的组合允许记忆体装置的高度平行测试。19.如申请专利范围第18项之界面装置,其中使用一种利用间隔框架的操纵装置将记忆体装置接到该第一机板,其间隔框架具有用来测试三十二个(32)或者更多的记忆体装置之节距。20.如申请专利范围第18项之界面装置,其中使用一种利用间隔框架的操纵装置将记忆体装置接到该第一机板,其间隔框架具有用来测试六十四个(64)或者更多的记忆体装置之节距。21.如申请专利范围第18项之界面装置,其中该第一机板仅支承一个外加的容器,其连接到一外加的插座,而外加插座则连接到外加的个别电缆线,藉以产生一种外加的通信路径。22.如申请专利范围第21项之界面装置,其中在该第一机板上的容器乃是彼此相互平行的。23.如申请专利范围第22项之界面装置,其中使用一种利用间隔框架的操纵装置将记忆体装置接到该第一机板,其间隔框架具有用来测试三十二个(32)或者更多的记忆体装置之节距。24.如申请专利范围第22项之界面装置,其中使用一种利用间隔框架的操纵装置将记忆体装置接到该第一机板,其间隔框架具有用来测试六十四个(64)或者更多的记忆体装置之节距。25.如申请专利范围第24项之界面装置,其中形成于第一以及第二连接器之间的每个连接形成具有至少50MHz频率的信号之通信路径。26.一种将DUT机板上的待测装置(DUT)连接至电缆线用以测试的方法,其包含:将第一DUT机板从个别电缆线之第二连接器拔出,该第一DUT机板具有第一连接器之第一数目,该个别电缆线系支承在机板间隔器上之一阵列;以及将第二DUT机板插入至电缆线之第二连接器中,该第二DUT机板具有第一连接器之第二数目,该第二数目系不同于第一连接器之第一数目。27.如申请专利范围第26项之方法,其中形成于第一以及第二连接器之间的每个连接会形成具有至少50MHz频率的信号之通信路径。28.如申请专利范围第26项之方法,其中该第一连接器包含一防护受控阻抗连接器,而第二连接器则包含一接头。29.如申请专利范围第26项之方法,其中该第一连接器包含一接头,而第二连接器则包含防护受控阻抗连接器。30.如申请专利范围第26项之方法,其中该第一以及第二连接器具有信号与接地接线并且具有0.1寸或者更小的邻接信号与接地之间的节距。31.如申请专利范围第30项之方法,其中该第一以及第二连接器包含2mm的连接器以及接头对。32.如申请专利范围第31项之方法,其中该第一以及第二连接器包含1.27mm的连接器以及接头对。33.如申请专利范围第32项之方法,其中该第二连接器配置于该第二机板上的阵列之列中。34.如申请专利范围第33项之方法,其中该第二连接器支承于在第二机板的阵列之内的个别阵列洞孔中。35.一种将DUT机板上的待测装置(DUT)连接至用以测试之电缆线的方法,其包含:从机板间隔器移除第一DUT机板,其第一DUT机板具有连接到第一DUT机板的垫片,而机板间隔器则具有连接到电缆线的机板垫片,其中机板对机板连接的个别第一垫片以及机板垫片对电缆线与第一DUT之间的信号之第一通信路径;以及将第二DUT机板于机板间隔器之上,其第二机板具有连接到第二DUT的第二垫片,致使个别的第二垫片以及机板垫片对形成一种机板对机板的连接,产生用于电缆线与第二DUT之间的信号之第二通信路径。36.如申请专利范围第35项之方法,第一以及第二垫片的数目乃是不同的。37.如申请专利范围第35项之方法,其中的弹性体配置于第二垫片以及机板垫片之间。38.如申请专利范围第37项之方法,其中个别第二垫片与机板垫片对之间的每个连接会形成用于具有至少50MHz频率的信号之通信连接路径。39.如申请专利范围第38项之方法,其中的机板垫片器配置于该第二机板的阵列之列中。40.一种用以连接在DUT机板上的记忆体装置至电缆线以便高度平行测试记体装置之方法,其包含:不从插座插入第一DUT机板,其中每个第一DUT机板具有连接到第一记忆体装置的第一容器,而由每个插座连接到个别的电缆线;以及将第二DUT机板插入插座,其中每个第二DUT机板具有连接到第二记忆体装置的第二容器,藉以形成电缆线与第二记忆体装置之间的通信路径,其中所组合的第二LDUT机板以及插座允许高度平行测试该第二记忆体装置。41.如申请专利范围第40项之方法,进一步地包含使用利用间隔框架的操纵装置将第二记忆体装置接到第二DUT机板,其间隔框架则具有用来在间隔框架中测试三十二个(32)或者更多的记忆体装置之节距。42.如申请专利范围第40项之方法,进一步地包含使用一种利用间隔框架的操纵装置将第二记忆体装置接到第二DUT机板,其间隔框架则具有用来在间隔框架中测试六十四个(64)或者更多的记忆体装置之节距。43.如申请专利范围第41项之方法,其中该第二DUT机板仅支承着同样也连接到第二记忆体装置的外加容器,并且进一步地包含将其外加的容器连接至外加的插座,其中的插座则连接到个别的电缆线,藉以产生外加的通信路径。44.如申请专利范围第43项之方法,进一步地包含使用一种利用间隔框架的操纵装置将第二记忆体装置接到第二DUT机板,其间隔框架具有用来在间隔框架中测试三十二个(32)或者更多的记忆体装置之节距。45.如申请专利范围第43项之方法,进一步地包含利用间隔框架的操纵装置将第二记忆体装置接到第二DUT机板,其间隔框架则具有用来在间隔框架中测试六十四个(64)或者更多的记忆体装置之节距。46.如申请专利范围第45项之方法,其中形成于个别插座以及第二或额外容器之间的每个连接形成具有至少50MHz频率的信号通信路径。图式简单说明:图1为显示传统测试器之概要图示,其包含测试主体、测试头、操纵装置、以及待测装置(DUTs)之间的通信连接;图2为DUT机板以及电缆线之间的传统焊接连接界面之侧面剖视图,其包含机板间隔器以及间隔框架;图3为用于各个DUT的电缆线以及DUT机板之间的传统焊接连接之侧面剖视图;图4A为DUT机板以及电缆线之间的传统单高蹻界面之侧面剖视图,其使用架置于子机板上的弹簧承载单高蹻;图4B为位于逻辑机板以及电缆线之间的传统插座容器界面之侧面剖视图;图4C为为传统逻辑机板的仰视图,显示简易排列的容器;图5A为根据本发明一个实施例的界面装置之前剖视图,其使用防护控制阻抗(SCI)连接器;图5B为根据本发明一个实施例的界面装置之侧面剖视图,其使用SCI连接器,其显示并非所有的SCI连接器皆有用到;图6A为根据本发明的一个实施例在机板间隔器上的SCI连接器阵列之俯视图;图6B为机板间隔器之侧面剖视图,根据本发明之一实施例,其显示位于阵列空孔中之SCI连接器;图7为显示根据本发明另一个实施例的界面装置之概视图,其使用插座与容器,藉以将电缆线连接至DUT机板;图8为根据本发明另一个实施例,其显示电缆线连接至PCB的插座之剖视图;以及图9为显示根据本发明另一个实施例的界面装置之概视图,其使用一种弹性体来形成个别的垫片之间的传导性路径。 |
