| 主权项 |
1.一种从一包含指标调整与位元填充之SONET/SDH讯 号的解映像资料部分,非同步化一DS-3/E3讯号的装 置,该装置包含: a)一具有一输入与一输出的第一FIFO,该输入接收一 SONET/SDH讯号之解映像资料部份; b)一与该第一FIFO相关的写入位址计数器,并只随着 该SONET/SDH讯号之该资料部份的该资料位元而增量, 该写入位址计数器指示出该FIFO内之写入位置; c)一与该第一FIFO相关的读取位址计数器,该读取位 址计数器指示出该FIFO内之读取位置; d)一显示在该写入与读取位置之间的该FIFO内之中 间位置的中间位址计数暂存器,该中间位址计数暂 存器会随该指标调整与该填充位元之函数而部份 增量;以及 e)一读取该FIFO资料与增量该读取位址计数器之第 一时脉,该第一时脉实质上的速率等于该DS-3/E3讯 号,而该第一时脉是由该读取位址计数器之计数与 该中间位址计数暂存器之计数间的差数而部份导 出。 2.如申请专利范围第1项之装置,进一步包含: 与该FIFO相关的装置,用以根据一频率为51.84MHz20ppm 之间隔时脉,将该资料位元写入该FIFO。 3.如申请专利范围第2项之装置,进一步包含: 一间隔滤波器,用以按标称频率44.736MHz20ppm或来自 标称频率51.84MHZ之第二时脉的标称频率34.368MHz20 ppm产生该第一时脉。 4.如申请专利范围第3项之装置,进一步包含: 一与一锁存器耦合并具有一进位输出的累加器,该 进位输出控制并与该间隔滤波器耦合, 平均装置,用以接收该读取位址计数器之该计数与 该中间位址计数暂存器之该计数之间的该差数,并 用以产生每n差数之一平均値, 加总装置,用以将每n个差数之每平均数加上一偏 移数的该平均装置耦合,以建立一控制数,该加总 装置与该累加器耦合,藉此 各控制数和各先前的控制数相加,在用以控制该间 隔滤波器的间隔频率下,产生一进位。 5.如申请专利范围第4项之装置,其中:该间隔频率 为第一时脉讯号之每16脉冲有10或11脉冲。 6.如申请专利范围第4项之装置,其中: 该间隔频率为第二时脉讯号之每16脉冲有13或14脉 冲。 7.如申请专利范围第1项之装置,进一步包含: 增加该中间位址计数暂存器之装置,其系用以部份 作为该指标调整与该填充位元之一函数之装置。 8.如申请专利范围第7项之装置,其中: 该增加该中间位址计数暂存器之装置包括产生一 列时脉的机制,各循环相当于该SONET/SDH讯号的720位 元,以及在该局部列时脉之各循环期间,以选由620 、621、622、和623构成的群组或是由475、476、477、 478与479构成的群组之总数将该中间计数器编制索 引。 9.如申请专利范围第7项之装置,其中: 该增加该中间位址计数暂存器之装置包括产生一 局部列时脉的机制,各循环相当于该SONET/SDH讯号的 80位元,以及在该局部列时脉之各循环期间,以选自 由68、69、70、和71构成的群组或是由52、53、54、55 与56构成的群组之总数将该中间计数器编制索引 。 10.如申请专利范围第7项之装置,其中: 该用以增加该中间位址计数暂存器之装置包括产 生一时间计数(SUM)之函数与一净指标调整値(NPTR) 的一控制变数之机制。 11.如申请专利范围第10项之装置,其中: 该用以产生一控制变数的装置包括取得该净指标 调整値之比率与该时间计数之一函数的机制。 12.如申请专利范围第11项之装置,其中: 该时间计数之函数为该时间计数之一倍数,该倍数 为该写入位址计数器(WC)之一计数之差数的一函数 以及该中间位址计数暂存器(IC)之一计数。 13.如申请专利范围第12项之装置,其中: 一差数之该函数包含一常数减去一代表该差数减 去一偏移値之一绝对値的二进位分数。 14.如申请专利范围第13项之装置,其中: 该增加装置进一步包含产生一指标泄漏的机制,使 能利用该控制变数,其中该指标泄漏之符号乃由该 差数减去该偏移値之符号来决定。 15.如申请专利范围第14项之装置,其中: 增加该中间位址计数暂存器之该装置包括产生一 局部列时脉(row clock)的机制,各周期相当于该SONET/ SDH讯号的80位元,以及在该局部列时脉之各周期期 间,以选自由68、69、70、和71构成的群组之总数来 将该中间计数器编制索引。 该编制索引的装置有九分之八的局部列时脉周期 是以69将该中间计数器编制索引,而有九分之一的 局部列时脉周期,将该中间计数器编制索引的该装 置系藉由 68,如果指示出一填充与一正指标泄漏, 69,如果指示出一填充而无指标泄漏, 70,如果指示出一填充与一负指标泄漏, 69,如果指示出无填充而有一正指标泄漏, 70来换算,如果指示出无填充且无指标泄漏, 71,如果指示出无填充而有一负指标泄漏。 16.如申请专利范围第14项之装置,其中: 增加该中间位址计数暂存器之该装置包括产生一 局部列时脉的机制,各周期相当于该SONET/SDH讯号的 80位元,以及在该局部列时脉的各周期期间,以选自 由52、53、54、55和56构成的群组之总数将该中间计 数器编制索引, 用于编制索引的该装置有二十七分之二十六的局 部列时脉周期是以53将该中间计数器编制索引,而 有二十七分之一的局部列时脉周期,用于编制索引 之该装置将该中间计数器编制索引系藉由 52,如果指示出二填充与一正指标泄漏, 53,如果指示出二填充而无指标泄漏, 54,如果指示出二填充与一负指标泄漏, 54,如果指示出无填充而有一正指标泄漏, 55,如果指示出无填充且无指标泄漏, 56,如果指示出无填充而有一负指标泄漏 53,如果指示出一填充与一正指标泄漏, 54,如果指示出一填充而无指标泄漏, 55,如果指示出一填充与一负指标泄漏。 17.如申请专利范围第14项之装置,其中: 增加该中间位址计数暂存器之该装置包括产生一 局部列时脉的机制,各周期相当于该SONET/SDH讯号的 720位元,以及在该局部列时脉之各周期期间,以选 自由620、621、622、和623构成的群组之总数将该中 间计数器编制索引,以及 有九分之一的局部列时脉周期,用于编制索引之该 装置将该中间计数器编制索引系藉由 620,如果指示出一填充与一正指标泄漏, 621,如果指示出一填充而无指标泄漏, 622,如果指示出一填充与一负指标泄漏, 621,如果指示出无填充而有一正指标泄漏, 622,如果指示出无填充且无指标泄漏, 623,如果指示出无填充而有一负指标泄漏。 18.如申请专利范围第14项之装置,其中: 增加该中间位址计数暂存器之该装置包括产生一 局部列时脉的机制,各周期相当于该SONET/SDH讯号的 720位元,以及在该局部列时脉的各周期期间,以选 自由475、476、477、478和479构成的群组之总数将该 中间计数器编制索引,而 有三分之一的列时脉周期,用于编制索引之装置将 该中间计数器编制索引系藉由 475,如果指示出二填充与一正指标泄漏, 476,如果指示出二填充而无指标泄漏, 477,如果指示出二填充与一负指标泄漏, 477,如果指示出无填充而有一正指标泄漏, 478,如果指示出无填充且无指标泄漏, 479,如果指示出无填充而有一负指标泄漏, 476,如果指示出一填充与一正指标泄漏, 477,如果指示出一填充而无指标泄漏, 478,如果指示出一填充与一负指标泄漏。 19.如申请专利范围第1项之装置,进一步包含: 一具有与该第一FIFO之该输出耦合的第二FIFO,以及 一与该第二FIFO耦合的平滑滤波器(smoothing filter)以 用于自该第二FIFO计时(clocking)资料。 20.如申请专利范围第19项之装置,其中: 该平滑滤波器包括一第二写入计数器与一第二读 取计数器,两者皆与该第二FIFO耦合,以及一相位频 率侦测器以滤波该第一时脉讯号。 21.如申请专利范围第20项之装置,其中: 该平滑滤波器进一步包括与该相位频率侦测器耦 合的一低通滤波器,以及与该低通滤波器和该第二 FIFO耦合的一电压控制振荡器,该电压控制振荡器 自该第二FIFO计时资料。 22.一种装置用以非同步化一来自一至少包括指标 调整与位元填充其中之一的第二高速电信讯号的 非映射资料部份之第一电信讯号,该装置包括: a)具有一输入与一输出之一第一FIFO,该输入接收该 第二高速讯号的非映射资料部份; b)与该第一FIFO相关的一写入位址计数器,并仅以该 第二高速讯号的该资料部分之该资料位元来增加, 该写入位址计数器指示出该FIFO的一写入位置; c)与该第一FIFO相关的一读取位址计数器,该读取位 址计数器指示出该FIFO的一读取位置; d)一指示出介于该读取和写入位置之间的该FIFO的 中间位置之中间位址计数暂存器,该中间位址计数 暂存器部分会因该填充位元与该指标调整之函数 而增加;以及 e)将资料自该FIFO读取出来以及增加该读取位址计 数器的一第一时脉,该第一时脉具有与该第一电信 讯号实质上相等的速率,且该第一时脉部分是源自 于该读取位址计数器之计数与中间位址计数暂存 器之计数之间的差値。 23.如申请专利范围第22项之装置,进一步包含: 增加该中间位址计数暂存器之装置,以部份作为该 指标调整与该填充位元之一函数。 24.如申请专利范围第23项之装置,其中: 增加该中间位址计数暂存器之该装置包括选自一 第一数値群之总数将该中间计数器编制索引的机 制。 25.如申请专利范围第24项之装置,其中: 用于编制索引的该装置包括产生时间计数之一函 数(SUM)与一净指标调整値(NPTR)之一控制变数的机 制。 26.如申请专利范围第25项之装置,其中: 该产生一控制变数之装置包括取得该净指标调整 値之比率与该时间计数之一函数的机制。 27.如申请专利范围第26项之装置,其中: 该时间计数之函数为该时间计数之一倍数,该倍数 为该写入位址计数器(WC)之一计数之差数的一函数 以及该中间位址计数暂存器(IC)之计数。 28.如申请专利范围第27项之装置,其中: 该差数之函数包含一常数减去一代表该差数减去 一偏移値之一绝对値的二进位分数。 29.如申请专利范围第28项之装置,其中: 用于编制索引的该装置进一步包含用以产生一指 标泄漏,使能利用该控制变数,其中该指标泄漏之 符号乃由该差数减去该偏移値之符号来决定。 30.如申请专利范围第22项之装置,进一步包含: 一具有与该第一FIFO之输出耦合之一输入的第二 FIFO,以及与用以自该第二FIFO计时资料之该第二FIFO 耦合之一平滑滤波器。 31.如申请专利范围第30项之装置,其中: 该平滑滤波器包含与该第二FIFO皆耦合的一第二写 入计数器与一第二读取计数器,及用以滤波该第一 时脉讯号之该相位频率侦测器。 32.如申请专利范围第31项之装置,其中: 该平滑滤波器进一步包含与该相位频率侦测器耦 合之一低通滤波器,以及与该低通滤波器及该第二 FIFO耦合之一电压控制振荡器,该电压控制振荡器 自该第二FIFO读取资料。 图式简单说明: 图1为一根据Bellcore TA-TSY-00253先前技艺文件所绘的 SONET讯框之排列的概要图示; 图2为一根据Bellcore TA-TSY-00253先前技艺文件所绘的 SONET讯框内内部操作(overhead)位元组之位置的概要 图示; 图3为一描绘出一SONET讯号之路径、线路与区段终 端的先前技艺概要图示; 图4为两个SONET讯框内之SONET酬载之典型位置的先 前技艺概要图示; 图5为根据本发明所绘之一简化区块图示; 图6为根据本发明所绘之一用以间隔一DS-3讯号之 控制模型的简化概要流程表; 图7为根据本发明所绘之一用以间隔一E3讯号之控 制模型的简化概要流程表; 图8为本发明的指标泄漏控制功能之一简化区块图 示。 |
