可降低电磁千扰之无突波电路

摘要

本发明揭示一种可降低电磁干扰之无突波电路，其包含一第一正反器级、一时序延迟装置、一逻辑群和一第二正反器级。该第一正反器级由一时脉讯号之第一边缘所触发。该时序延迟装置电气连接至该第一正反器级，且由该时脉讯号之相对于该第一边缘之一第二边缘所触发。该时序延迟装置将在该时脉讯号之第一边缘至第二边缘间将切换逻辑准位的输入讯号偏移半个周期。该逻辑群电气连接至该时序延迟电路。该第二正反器级电气连接至该逻辑群，且由该时脉讯号之第一边缘所触发。