发明名称 半导体积体电路之自动配线方法及其所用之程式与半导体积体电路
摘要 一控制器系将具有电源端子及接地端子之巨集单元(macrocells)配置于一半导体晶片上之所需的位置。该电源端子及接地端子系配置于第四线层,如此该正方形电源端子及接地端子的中心便可大致与晶格点相重叠,且例如不同类型之端子不可沿着同一列而混合。该控制器之后便形成一轨道电源环,执行该晶片内部电源线之端子处理,自该端子资讯资料库撷取该电源端子及接地端子中每一列之一单一端子之位置资讯,并确认欲连接之一端子之位置。该控制器之后更在与该端子之一端具有相同行宽之每一该电源端子及接地端子中形成纵向电源线,如此可与形成同一列之每一该电源端子及接地端子重叠,并将该轨道电源环与每一电源端子及接地端子相连接。
申请公布号 TW200428239 申请公布日期 2004.12.16
申请号 TW093116846 申请日期 2004.06.11
申请人 NEC电子股份有限公司 发明人 长田俊哉;远山昭子
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人 周良谋;周良吉
主权项
地址 日本