具有可设定之晶载延迟电路的半导体记忆装置

摘要

一种半导体记忆装置具有：记忆体单元阵列，以记忆资料；一位址电路，以响应一位址信号以将阵列中的一记忆体单元定址；与一写电路，以响应一写信号而将资料写入该定址记忆体单元。一控制电路提供以一特定延迟量将该写电路的写信号输入时序延迟，如此在将记忆体单元定址后可调整写资料时序。该控制电路具有一暂存器与一可变延迟。该暂存器能暂存用以设定延迟量的控制资料。该可变延迟被提供以设定的延迟量将写信号延迟，并将该延迟的写信号输出给写电路。