发明名称 半导体装置之配线构造
摘要 本发明系在配线中设置与配线主体(11)连接的虚设配线(15),并在虚设配线(15)中设置具有比配线主体(11)高的拉张应力产生于其中之应力集中部(21)。在该应力集中部(21)的附近设置以高密度电浆CVD法形成之绝缘膜(17),并藉由该绝缘膜(17)在应力集中部(21)中产生拉张应力。藉由上述构造,即可在配线主体(11)之任意位置防止空隙之产生。
申请公布号 TW200428656 申请公布日期 2004.12.16
申请号 TW092133969 申请日期 2003.12.03
申请人 瑞萨科技股份有限公司 发明人 浅井孝佑;飞松博;川田宏幸;泽田真人
分类号 H01L29/78 主分类号 H01L29/78
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 日本