发明名称 半导体积体电路中配线构造之决定方法
摘要 一种配线构造之决定方法,所具备之步骤包含有:配置单元之步骤(S200);进行概略之配线配置之步骤(S2000);参照记忆有使处理参数和平面形状决定因子变动,且模拟预先算出之电阻值或电容量之库馆,使用最大电阻值和最小电阻值以及最大电容量和最小电容量,算出最大延迟时间和最小延迟时间之步骤(S220);和当最大延迟和最小延迟在时序容许范围内时(S230为YES,S240为YES),进行详细之配线配置之步骤(S250)。
申请公布号 TW200428238 申请公布日期 2004.12.16
申请号 TW093111590 申请日期 2004.04.26
申请人 瑞萨科技股份有限公司 发明人 田中玄一;味冈佳英
分类号 G06F17/50;H01L21/82 主分类号 G06F17/50
代理机构 代理人 赖经臣
主权项
地址 日本