发明名称 增加线路图案化精度之电路板及其制法
摘要 一种增加线路图案化精度之电路板及其制法,主要系提供至少一电绝缘性基材,并在其表面敷设有一金属层;再于该金属层上布设有一图案化阻层;接着进行蚀刻制程以在该金属层上形成图案化线路结构与至少一假图案化(Dummy Pattern)区域位于该图案化线路结构以外之区域,最佳系邻近该图案化线路结构周围;之后移除该阻层。俾藉由该假图案化区域以平衡蚀刻反应接触面积,而调整蚀刻溶液之蚀刻速率,进而提升图案化线路结构良率、增加线路均匀性。
申请公布号 TW200428913 申请公布日期 2004.12.16
申请号 TW092115794 申请日期 2003.06.11
申请人 全懋精密科技股份有限公司 发明人 李佩静
分类号 H05K1/00;H05K3/02 主分类号 H05K1/00
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路六号