| 主权项 |
1.一种多晶片堆叠封装构造,包含:一载板,该载板具有一上表面及一下表面;一第一晶片,该第一晶片系设置于该载板上表面,且与该载板电性连接;一第二晶片,该第二晶片系与该载板电性连接,其系设置于该载板上表面并与该第一晶片间离配置以形成一空隙载板;一填充胶体,该填充胶体系至少填充于该第一晶片及第二晶片间之该空隙;及一第三晶片,该第三晶片系同时设置于第一晶片、第二晶片及该填充胶体上,且与该载板电性连接。2.如申请专利范围第1项之多晶片堆叠封装构造,其中该第一晶片更具有一第一主动面、一第一背面及复数个第一凸块,该等第一凸块系设置于该第一晶片之第一主动面上,且该第一晶片系藉由该等复数个第一凸块与该载板电性连接。3.如申请专利范围第2项之多晶片堆叠封装构造,其中该填充胶体具有一填充胶体上表面,该填充胶体上表面系大致为一平面且与该第一晶片之第一背面共平面。4.如申请专利范围第2项之多晶片堆叠封装构造,其中该第二晶片更具有一第二主动面、一第二背面及复数个第二凸块,该等第二凸块系设置于该第二晶片之第二主动面上,且该第一晶片系藉由该等复数个第二凸块与该载板电性连接。5.如申请专利范围第4项之多晶片堆叠封装构造,其中该填充胶体具有一填充胶体上表面,该填充胶体上表面系大致为一平面且与该第一晶片之第一背面及该第二晶片之第二背面共平面。6.如申请专利范围第1项之多晶片堆叠封装构造,其中该填充胶体具有一填充胶体上表面,该填充胶体上表面系与该第三晶片相接合。7.如申请专利范围第1项之多晶片堆叠封装构造,其中该填充胶体具有一填充胶体上表面,该填充胶体上表面系大致为一平面。8.如申请专利范围第2项之多晶片堆叠封装构造,其中该填充胶体系包覆该等第一凸块。9.如申请专利范围第1项之多晶片堆叠封装构造,其中该填充胶体系包覆该第一晶片之晶片周边。10.如申请专利范围第1项之多晶片堆叠封装构造,其中该填充胶体系包覆该第二晶片之晶片周边。11.如申请专利范围第1项之多晶片堆叠封装构造,其中该第三晶片系藉复数条导电线与该载板电性连接。12.如申请专利范围第1项之多晶片堆叠封装构造,更包含一封胶体,该封胶体系包覆该第一晶片、该第二晶片、该第三晶片、该填充胶体及该载板上表面。13.如申请专利范围第1项之多晶片堆叠封装构造,其中该第一晶片系与该第二晶片平行配置于该载板上。14.如申请专利范围第1项之多晶片堆叠封装构造,其中该第一晶片之一边缘与对应之该第二晶片之一边缘间系至少保持一距离。15.如申请专利范围第14项之多晶片堆叠封装构造,其中该距离系小于该第三晶片之对角线长度。16.如申请专利范围第14项之多晶片堆叠封装构造,其中该距离系大于50m。17.如申请专利范围第1项之多晶片堆叠封装构造,其中该填充胶体系为一底胶。18.如申请专利范围第1项之多晶片堆叠封装构造,其中该填充胶体系为一非导电胶体。19.如申请专利范围第1项之多晶片堆叠封装构造,其中更包含复数个焊球形成于该载板之下表面。20.如申请专利范围第1项之多晶片堆叠封装构造,其中该载板系为一钉架。21.如申请专利范围第1项之多晶片堆叠封装构造,其中该载板系为一印刷电路板。图式简单说明:图1为一示意图,显示习知一多晶片堆叠封装构造。图2为一示意图,显示习知另一多晶片堆叠封装构造。图3为一示意图,亦显示习知另一多晶片堆叠封装构造。图4为一示意图,显示本发明第一较佳实施例之多晶片堆叠封装构造。图5为一示意图,显示本发明第二较佳实施例之多晶片堆叠封装构造。 |
