半导体装置

摘要

本发明提供一种铜膜蚀刻方法及半导体之制造方法。该方法将铜膜氧化然后用酸或硷除去该氧化物，以较少的工程时间蚀刻处理即可得到较平滑之铜膜表面。在绝缘膜1上的配线沟埋入障壁金属2，将pH=8~10之氨水及过氧化氢水之混合液与由该障壁金属2包围之铜配线表面接触，在其表面形成含氨错合体之铜氧化膜5。然后用稀盐酸等氧化力弱的酸或氨水等硷将铜氧化膜5做选择性蚀刻。然后在其表面形成一障壁金属4。将以往不容易保持表面平滑之铜蚀刻变成可能。用安全且廉价的药液短时间内氧化及蚀刻形成安定的障壁金属。

主权项

1.一种半导体装置,其特征为具有:半导体基板、埋在前述半导体基板上之绝缘膜中所形成的配线沟或接触孔内之金属膜,及在前述配线沟或接触孔内以覆盖金属膜表面之方式形成之障壁金属;前述金属膜表面系以前述配线沟或接触孔之中央部最高,并朝前述配线沟或接触孔之周边变低。2.如申请专利范围第1项之半导体装置,其中前述金属膜系介以障壁金属埋入前述配线沟或接触孔。3.如申请专利范围第1项或第2项之半导体装置,其中具有将以覆盖在前述金属膜表面的方式形成之障壁金属埋入前述配线沟或接触孔之构造。图式简单说明:【图1(a)~(d)】说明本发明半导体装置之制造步骤半导体基板之剖面图。【图2(a)~(b)】说明本发明半导体装置之制造步骤半导体基板之剖面图。【图3(a)~(b)】说明本发明半导体装置之制造步骤半导体基板之剖面图。【图4】形成本发明多层配线半导体基板之剖面图。【图5】形成本发明多层配线半导体基板之剖面图。【图6】浸泡在调整pH后的SC1 1分钟使其表面形成氧化膜,同稀盐酸选择性蚀刻此氧化膜时表示铜蚀刻量之特性图。【图7(a)~(b)】蚀刻前铜表面及以本发明之方法蚀刻后铜表面之SEM像。【图8(a)~(b)】盐酸及过氧化氢水混合液和氨水及过氧化氢水混合液(pH=10.2)蚀刻后铜表面之SEM像。【图9】说明在本发明之层间绝缘膜上形成配线沟之铜配线表面形状之半导体基板之剖面图。【图10(a)~(b)】说明本发明效果之半导体基板之剖面图。【图11(1)~(7)】铜配线形成流程图。【图12】以氨处理铜凹蚀时晶圆之配线电阻与回转数依存性之特性图。【图13(a)~(c)】既有理入配线构造之半导体基板之剖面图。【图14】以本发明之半导体装置之制造方法实施半导体制造装置之概略图。【图15】说明以本发明之半导体装置之制造方法实施半导体制造装置之循环回收概略图。