| 主权项 |
1.一种在具有隔离区之基体中形成之二极体,包含一第一导电率型之一阳极及第二导电率型之阴极,配置在阳极之下并与基板电接触,其中至少一阴极及阳极包含复数个垂直相邻扩散区,及其中该阴极及阳极系配置在相邻之隔离区之间,该区较该阴极及阳极延伸更深至基板。2.如申请专利范围第1项之二极体,其中该隔离区包含具有垂直之侧壁之复数个绝缘填充沟道。3.如申请专利范围第1项之二极体,其中该隔离区包含具有锥形侧壁之复数个绝缘填充沟道。4.如申请专利范围第1项之二极体,其中该阴极包括第二导电率型之第一掺杂区与该阳极相邻,及第二导电率型之第二掺杂区与该第一掺杂区相邻,并配置在该第一掺杂区之下及与该基板接触,该第一及第二掺杂区具有不同掺杂剂浓度。5.如申请专利范围第1项之二极体,进一步包含第二对隔离结构配置在该相邻隔离区及该阳极之间。6.如申请专利范围第1项之二极体,其中该阳极及阴极构成pn结点以该隔离区为界。7.如申请专利范围第1项之二极体,其中该隔离区包含复数个绝缘沟道,沟道之深度不超过5.5微米。8.如申请专利范围第7项之二极体,其中该复数个绝缘沟道系以第一材料为垫片,该材料在基板中不产生位移。9.如申请专利范围第8项之二极体,其中该垫片包含氧化矽。10.如申请专利范围第8项之二极体,其中该复数个绝缘沟道系以第二材料填充,该材料之热膨胀系数不致破坏该基板。11.如申请专利范围第10项之二极体,其中该第二材料选自包含多晶矽,PSG及BPSG之一组。12.如申请专利范围第8项之二极体,其中该垫片之厚度至少为100埃。13.如申请专利范围第6项之二极体,其中该阴极与基板构成一pn结点,以该复数个绝缘填充沟道为界。14.如申请专利范围第4项之二极体,其中该阴极进一步包含第三掺杂区,配置在该第一掺杂区与第二掺杂区之间。15.如申请专利范围第14项之二极体,其中该第三掺杂区包含一反向掺杂区。16.如申请专利范围第3项之二极体,其中该阳极包含第一掺杂区与阴极相邻,及第二掺杂区位于该基板之表面上,该第二掺杂区具有较第一掺杂区较高浓度之掺杂剂。17.如申请专利范围第16项之二极体,其中该第一掺杂区包含一反向掺杂区。18.如申请专利范围第3项之二极体,进一步包含在该基板之一表面上形成之第二导电率型之复数个扩散区。19.如申请专利范围第18项之二极体,其中该复数个扩散区与该阴极由个别隔离区分隔。20.一种在具有隔离区之基板中形成之二极体,包含第一导电率型之一阳极及第二导电率型之一阴极,配置在该阳极之下并与该基板成电接触,其中至少一阴极及阳极包含复数个垂直相邻之扩散区,其中该阴极及阳极配置在相邻沟道隔离区之间,该隔离区延伸至阴极之下部与基板间形成之结点之下,及进一步包含第二对隔离结构,配置在该相邻隔离区与该阳极之间。21.如申请专利范围第20项之二极体,其中该沟道隔离区具有实质上垂直之侧壁。22.如申请专利范围第20项之二极体,其中该沟道隔离区具有锥形之侧壁。23.如申请专利范围第21项之二极体,其中该阴极包括第二导电率型之第一掺杂区与阳极相邻接,及第二导电率型之第二掺杂区与掺杂区相邻接,及配置在第一掺杂区之下并与该基板电接触,该第一及第二掺杂区具有不同之掺杂剂浓度。24.如申请专利范围第23项之二极体,其中该阳极包含与阴极相邻之第一掺杂区,及在基板表面上之第二掺杂区,该第二掺杂区较第一掺杂区为高之掺杂剂浓度。25.一种形成二极体之方法,含以下步骤:形成一第一导电率型之阳极及第二导电率型之阴极于基板上阳极之下,其中至少一阴极及阳极包含复数个垂直相邻之扩散区;及形成复数个隔离区,该阴极与阳极配置在复数个隔离区之一相邻隔离区之间,该复数个隔离区较阴极与阳极延伸深入该基板。26.如申请专利范围第25项之方法,其中该隔离区包含复数个具有垂直侧壁之绝缘填充沟道。27.如申请专利范围第25项之方法,其中该隔离区包含复数个具有锥形侧壁之绝缘填充沟道。28.如申请专利范围第25项之方法,其中该形成阴极之步骤包含:形成第二导电率型之第一掺杂区与该阳极相邻接;及形成第二导电率型之第二掺杂区与第一掺杂区相邻接并配置在第一掺杂区之下及接触该基板,该第一及第二掺杂区具有不同掺杂剂浓度。29.如申请专利范围第28项之方法,进一步包含下列步骤:形成第二对隔离结构,配置在该相邻隔离区与该阳极之间。30.如申请专利范围第25项之方法,其中该隔离区系由含下列步骤之程序形成:蚀刻该基板以形成沟道;沉积至少一绝缘体;及移除该沟道之外部之绝缘体部分。31.如申请专利范围第30项之方法,其中该沉积步骤包含一垫片之第一次形成及一填充材料之沉积。32.如申请专利范围第25项之方法,其中形成阴极之步骤进一步包含下列步骤形成一第三掺杂区,配置在该第一掺杂区与第二掺杂区之间。33.如申请专利范围第32项之方法,其中该第三掺杂区包含一反向掺杂区。34.如申请专利范围第25项之方法,其中形成该阳极之步骤包含:形成第一掺杂区与该阴极相邻接;及在该基板之表面上形成第二掺杂区,该第二掺杂区具有较第一掺杂区为高之掺杂剂浓度。35.如申请专利范围第34项之方法,其中该第一掺杂区包含一反向掺杂区。36.如申请专利范围第34项之方法,进一步包含下列步骤:形成该第二导电率型之复数个扩散区于该基板之一表面上。37.如申请专利范围第36项之方法,进一步包含下列步骤:形成复数个隔离区,其将该复数个扩散区自该阴极分隔。图式简单说明:图1为本发明第一实施例之ESD二极体之剖面图;图2为本发明第二实施例之ESD二极体之剖面图;图3为本发明第三实施例之ESD二极体之剖面图;图4为本发明第四实施例之ESD二极体之剖面图;图5为本发明第五实施例之ESD二极体之剖面图;图6为本发明第六实施例之ESD二极体之剖面图;图7为本发明第七实施例之ESD二极体之剖面图。 |
