一种前导搜索器及其实现方法

摘要

本发明公开了一种应用于宽带码分多址系统中随机接入信道和公共分组信道的前导搜索器在大规模现场可编程门阵列(FPGA)上实现的方法和装置。该方法和装置利用基于查找表的移位寄存器组结构构造间隔为16的带抽头的匹配滤波器，占用FPGA物理面积为原来的1/16，特别是节省了寄存器资源；采用串行化匹配处理方式，复用快速哈达马变换、自适应门限判决器等模块。本发明既能满足前导捕获的四个指标，又能大幅度节约FPGA物理资源。

主权项

1、一种前导搜索器，主要包括：缓存RAM(102)，存储来自接收机(101)的基带I、Q信号，存储深度为匹配数据长度加匹配范围，当捕获精度为1/N码片时，采样为原来的N倍；扰码发生器(103)，产生本地扰码序列，扰码序号由高层指配给系统控制器(110)，系统控制器(110)向扰码发生器(103)下配扰码序列，并控制扰码发生器(103)启动时刻；π/4旋转器(104)、旋转扰码发生器(103)产生的长扰码的实部，产生已旋转的I、Q路扰码SI、SQ；SRL16匹配滤波控制器(105)，由数据SRL16E级联链(201)、扰码SRL16E级联链(202)、1比特乘法器(203)、加法树(204)以及匹配滤波控制器(205)构成；通过基带I、Q信号与缓存RAM(102)相连，同时通过扰码SI、SQ与π/4旋转器(104)相连；完成对前导信号的解扰、去旋转以及解扩，产生16点快速哈马达变换的16个输入和；I/Q路选择器(106)，接收SRL16匹配滤波控制器(105)的信号，完成对该SRL16匹配滤波控制器(105)的缓存和选择输出，使I、Q两路共用一个16点快速哈达马变换模块(107)；16点快速哈达马变换模块(107)，完成对输入的16点快速哈达马变换；I/Q结果缓存器(108)，完成将I、Q路快速哈达马变换结果锁存、时序等齐的功能，保证判决时的能量和(I2+Q2)是同一相位，同一签名位置的I、Q能量的和；自适应门限判决器(109)，由I/Q路快速哈达马变换能量缓存、选择模块、平方器(402)、判决器(403)、签名值及相位计数器(404)、门限调整模块(405)、自适应门判决控制器(406)构成；通过I/Q信号与I/Q结果缓存器(108)相连；自适应门限判决器(109)完成对签名能量的判决，记录签名能量大于门限的签名值、签名相位、签名能量等信息，并且根据噪声和有用能量的信躁比自适应地调整门限；系统控制器(110)分别和缓存RAM(102)、SRL16匹配滤波控制器(105)、扰码发生器(103)、π/4旋转器(104)、I/Q路选择器(106)、16点快速哈达马变换模块(107)、I/Q结果缓存器(108)、自适应门限判决器(109)相连，完成整个系统的参数配置和时序控制。