| 主权项 |
1.一种LSI记忆体用BIST电路,组装并使用于内建有记忆体单元阵列之LSI中,其包括:BIST控制器,用以管理由复数记忆体单元所构成之记忆体单元阵列的动作测试;测试样式产生器,其内建用以产生测试样式之微程式码,用以根据来自上述BIST控制器之指示,执行上述微程式码,产生测试样式和期望値;比较器,用以比较上述测试样式产生器所产生的上述期望値以及读入上述测试样式之上述复数记忆体单元所输出之资料;GO/NG暂存器,其根据上述比较器的比较结果,用以储存表示上述复数记忆体单元之动作测试结果为正常状态或是异常状态的资料;错误资讯暂存器,当上述比较器的比较结果显示上述记忆体单元动作异常时,用以储存与上述记忆体单元相关之位元线和字元线的资讯;以及选择器,用以选择性地输出储存于上述GO/NG暂存器和上述错误资讯暂存器内之资讯至外部。2.如申请专利范围第1项所述之LSI记忆体用BIST电路,其更包括一修正码产生/暂存器,其设置用以取代错误资讯暂存器,当从比较器所输出比较结果指示记忆体单元之动作异常时,用以产生并且储存有关于利用冗余记忆体单元来取代被判断为异常状态之上述记忆体单元的修正码;选择器则选择性地输出上述修正码产生/暂存器和GO/NG暂存器内所储存之上述记忆体单元之资讯至外部。3.一种LSI记忆体用BIST电路,组装并使用于内建有记忆体单元阵列之LSI中,其包括:BIST控制器,用以管理由复数记忆体单元所构成之记忆体单元阵列的动作测试;测试样式产生器,其内建用以产生测试样式之微程式码,用以根据来自上述BIST控制器之指示,执行上述微程式码,产生测试样式和期望値;比较器,用以比较上述测试样式产生器所产生的上述期望値以及读入上述测试样式之上述复数记忆体单元所输出之资料;GO/NG暂存器,其根据上述比较器的比较结果,用以储存表示上述复数记忆体单元之动作测试结果为正常状态或是异常状态的资料,并且输出至外部;修正码产生/暂存器,当上述比较器的比较结果指示上述记忆体单元之动作异常时,用以产生并且储存有关于利用冗余记忆体单元来取代异常状态之上述记忆体单元的修正码;以及自我修正电路,用以读出储存于上述修正码产生/暂存器内之上述修正码,致能上述冗余记忆体单元来取代被判定为异常状态之上述记忆体单元,进行上述记忆体单元之修复。4.如申请专利范围第1项所述之LSI记忆体用BIST电路,其更包括一PLL,用以接收由外部所提供的时脉信号,根据所输入之上述时脉信号产生既定频率的时脉信号,并且提供所产生之上述既定频率之时脉信号至BIST控制器。5.如申请专利范围第2项所述之LSI记忆体用BIST电路,其更包括一PLL,用以接收由外部所提供的时脉信号,根据所输入之上述时脉信号产生既定频率的时脉信号,并且提供所产生之上述既定频率之时脉信号至BIST控制器。6.如申请专利范围第3项所述之LSI记忆体用BIST电路,其更包括一PLL,用以接收由外部所提供的时脉信号,根据所输入之上述时脉信号产生既定频率的时脉信号,并且提供所产生之上述既定频率之时脉信号至BIST控制器。 |
