无场氧化绝缘架构快闪记忆体单元及其制造方法

摘要

本发明系关于一种无场氧化绝缘架构快闪记忆体单元及其制造方法，其制造方法包括：提供一半导体基底并形成一第一介电层、一第一导电层及一罩幕层于此半导体基底上；蚀刻罩幕层以形成复数个沿第一方向延伸之第一元件图案；形成复数个为上述第一元件图案覆盖之第一元件；施行一第一离子布植程序，以于第一元件间之半导体基底内分别形成第一掺杂区以隔离此些第一元件；形成一第二介电层于第一元件间；去除第一元件上之罩幕层，以露出其内第一导电层；形成复数个沿第二方向延伸之字元线，并同时去除未为此些字元线所覆盖之第一元件，以构成复数个藉由上述第一掺杂区隔离之记忆单元；以及施行一第二离子布植程序，以形成复数个源极／汲极区于此些记忆单元之两侧。