导电插塞之制造方法及半导体装置

摘要

本发明揭示一种导电插塞之制造方法。首先，在一基底上形成一介电层。接着，蚀刻介电层，以在介电层中形成至少一介层洞。之后，在介电层上及介层洞侧壁及底部顺应性形成一钛金属层，再藉由原子层沉积(atomic layer deposition，ALD)在钛金属层上形成一金属氮化层并填满介层洞。最后，去除介层洞上方多余的钛金属层及金属氮化层。本发明亦揭示一种具有该导电插塞之半导体装置。