| 主权项 |
1.一种用以驱动空乏型接面场效电晶体的装置,包括:一电容性元件,连接在该空乏型接面场效电晶体的闸极及一输入电压之间;以及一开关元件,连接在该空乏型接面场效电晶体的闸极及源极之间,受控于该输入电压。2.如申请专利范围第1项之装置,其中该开关元件包括一N型增强型接面场效电晶体。3.如申请专利范围第1项之装置,其中该开关元件包括一P型增强型接面场效电晶体。4.如申请专利范围第1项之装置,其中该空乏型接面场效电晶体、电容性元件及开关元件系整合在同一晶片。5.如申请专利范围第4项之装置,其中该空乏型接面场效电晶体、电容性元件及开关元件系同一制程。6.如申请专利范围第1项之装置,其中该空乏型接面场效电晶体及开关元件系整合在同一晶片。7.如申请专利范围第6项之装置,其中该空乏型接面场效电晶体及开关元件系同一制程。8.如申请专利范围第1项之装置,更包括一限流电阻连接在该输入电压及开关元件之间。9.如申请专利范围第8项之装置,其中该空乏型接面场效电晶体、电容性元件、开关元件及限流电阻系整合在同一晶片。10.如申请专利范围第9项之装置,其中该空乏型接面场效电晶体、电容性元件、开关元件及限流电阻系同一制程。11.一种电子元件,包括:一空乏型接面场效电晶体;以及一开关元件,连接在该空乏型接面场效电晶体的闸极及源极之间,其受控于一输入电压。12.如申请专利范围第11项之电子元件,其中该空乏型接面场效电晶体系一N型空乏型接面场效电晶体。13.如申请专利范围第11项之电子元件,其中该空乏型接面场效电晶体系一P型空乏型接面场效电晶体。14.如申请专利范围第11项之电子元件,其中该开关元件包括一N型增强型接面场效电晶体。15.如申请专利范围第11项之电子元件,其中该开关元件包括一P型增强型接面场效电晶体。16.如申请专利范围第11项之电子元件,其中该空乏型接面场效电晶体及开关元件系整合在同一晶片。17.如申请专利范围第16项之电子元件,其中该空乏型接面场效电晶体及开关元件系同一制程。18.如申请专利范围第11项之电子元件,更包括一电容连接在该空乏型接面场效电晶体的闸极及输入电压之间。19.如申请专利范围第18项之电子元件,其中该空乏型接面场效电晶体、开关元件及电容系整合在同一晶片。20.如申请专利范围第19项之电子元件,其中该空乏型接面场效电晶体、开关元件及电容系同一制程。21.如申请专利范围第11项之电子元件,更包括一二极体连接在该空乏型接面场效电晶体的源极及汲极之间。22.如申请专利范围第21项之电子元件,其中该空乏型接面场效电晶体、开关元件及二极体系整合在同一晶片。23.如申请专利范围第22项之电子元件,其中该空乏型接面场效电晶体、开关元件及二极体系同一制程。24.如申请专利范围第11项之电子元件,更包括一限流电阻连接在该输入电压及开关元件之间。25.如申请专利范围第24项之电子元件,其中该空乏型接面场效电晶体、开关元件及限流电阻系整合在同一晶片。26.如申请专利范围第25项之电子元件,其中该空乏型接面场效电晶体、开关元件及限流电阻系同一制程。图式简单说明:第一图显示一习知用以驱动N型空乏型JFET的装置;第二图显示本发明用以驱动N型JFET 32的装置30之实施例;第三图显示本发明用以驱动P型JFET 42的装置40之实施例;第四图显示一整合本发明装置及空乏型JFET形成一新元件的第一实施例;第五图显示一整合本发明装置及空乏型JFET形成一新元件的第二实施例;第六图显示一整合本发明装置及空乏型JFET形成一新元件的第三实施例;第七图显示一整合本发明装置及空乏型JFET形成一新元件的第四实施例;第八图显示一整合本发明装置及空乏型JFET形成一新元件的第五实施例;第九图显示一整合本发明装置及空乏型JFET形成一新元件的第六实施例;以及第十图显示一应用本发明元件之同步降压式转换器。 |
