具对称性选择电晶体之快闪记忆体的布局

摘要

一种具对称性选择电晶体之快闪记忆体的布局，包括一记忆胞阵列及一条多晶矽闸极，该多晶矽闸极配合许多对源/汲极形成许多选择电晶体，以连接该记忆胞阵列，该多晶矽闸极以垂直于该记忆胞阵列的方向延伸，以改善知的快闪记忆体结构中，选择电晶体不对称的缺点。

主权项

1.一种具对称性选择电晶体之快闪记忆体的布局,包括:一记忆胞阵列;一条多晶矽闸极,以垂直于记忆胞阵列的方向延伸,许多对源/汲极分布在该多晶矽闸极两侧,以形成许多选择电晶体;以及一导线连接该许多选择电晶体及该记忆胞阵列。2.如申请专利范围第1项之布局,其中该导线包括一段平行于该多晶矽闸极。3.一种具对称性选择电晶体之快闪记忆体的布局,包括:一记忆胞阵列;以及一条与许多选择电晶体相关的多晶矽闸极,该多晶矽闸极以垂直于该记忆胞阵列的方向延伸;其中,该许多选择电晶体被配置使得该许多选择电晶体对于该记忆胞阵列大体上为对称者。4.如申请专利范围第3项之布局,更包括一金属导线从该记忆胞阵列延伸至该多晶矽闸极附近,以连接该许多选择电晶体及该记忆胞阵列的一条位元线。图式简单说明:第一图系一个典型的快闪记忆体电路的示意图;第二图系传统的快闪记忆体布局的示意图;以及第三图系本发明的快闪记忆体布局的示意图。