| 主权项 |
1.一种氮化矽唯读记忆体,该氮化矽唯读记忆体包 括: 一基底; 一控制闸极,该控制闸极设置于该基底上; 一电荷陷入层,该电荷陷入层设置于该控制闸极与 该基底之间; 一复合介电层,该复合介电层设置于该控制闸极与 该电荷陷入层之间,且该复合介电层包括氧化矽/ 氮化矽/氧化矽层; 一源极区与一汲极区,该源极区与该汲极区设置于 该电荷陷入层两侧之该基底中; 一通道区,该通道区设置于该电荷陷入层下方及该 源极区与该汲极区之间的该基底中;以及 一隔离区,该隔离区设置于该电荷陷入层中,且该 隔离区使该电荷陷入层分离成复数个电荷陷入区 块,而形成一电荷陷入区块阵列,该电荷陷入区块 阵列从该源极区至该汲极区之方向系为列的方向, 每一列包括两个电荷陷入区块,每一行则包括n个(n 为正整数)电荷陷入区块; 其中,该氮化矽唯读记忆体在未写入资料之状态下 ,同一列之该些电荷陷入区块下方之该通道区具有 相同启始电压,不同列之该些电荷陷入区块下方之 该通道区则具有不同之启始电压。 2.如申请专利范围第1项所述之氮化矽唯读记忆体, 其中更包括一穿隧氧化层,该穿隧氧化层设置于该 电荷陷入层与该基底之间。 3.如申请专利范围第1项所述之氮化矽唯读记忆体, 其中该电荷陷入层之材质包括氮化矽。 4.如申请专利范围第1项所述之氮化矽唯读记忆体, 其中该隔离区之材质包括氧化矽。 5.一种氮化矽唯读记忆体之制造方法,该方法包括 下列步骤: 提供一基底 于该基底上形成一氧化矽层; 于该氧化层上形成一电荷陷入层; 于该电荷陷入层中形成一隔离区,该隔离区使该电 荷陷入层分离成复数个电荷陷入区块,该些电荷陷 入区块形成一电荷陷入区块阵列,该电荷陷入区块 阵列从一位元线至另一位元线之方向系为列的方 向,每一列包括两个电荷陷入区块,每一行则包括n 个(n为正整数)电荷陷入区块; 在一反应室中,于该电荷陷入层上形成一复合介电 层; 图案化该复合介电层与该电荷陷入层,以暴露出预 定形成该些位元线之区域; 于该电荷陷入层两侧之该基底中形成该些位元线; 于该电荷陷入层上形成一控制闸极;以及 进行一启始电压调整步骤,使不同列之该些电荷陷 入区块下方之通道区具有不同之启始电压。 6.如申请专利范围第5项所述之氮化矽唯读记忆体 之制造方法,其中该电荷陷入层之材质包括氮化矽 。 7.如申请专利范围第5项所述之氮化矽唯读记忆体 之制造方法,其中于该导体层中形成该隔离区之方 法包括: 于该电荷陷入层上形成一图案化光阻层,该图案化 光阻层暴露预定形成该隔离区之区域; 进行一离子植入步骤,于预定形成该隔离区之区域 植入一掺质;以及 进行一回火制程,使该掺质与该电荷陷入层之矽反 应而形成该隔离区。 8.如申请专利范围第7项所述之氮化矽唯读记忆体 之制造方法,其中该离子植入步骤植入该导体层之 掺质包括氧离子。 9.如申请专利范围第8项所述之氮化矽唯读记忆体 之制造方法,其中氧离子之植入剂量包括11018原子 /平方公分至21018原子/平方公分左右。 10.如申请专利范围第8项所述之氮化矽唯读记忆体 之制造方法,其中氧离子之植入能量为20仟电子伏 特至80仟电子伏特左右。 11.如申请专利范围第8项所述之氮化矽唯读记忆体 之制造方法,其中该回火制程之温度包括950℃至 1150℃左右。 12.如申请专利范围第8项所述之氮化矽唯读记忆体 之制造方法,其中于该电荷陷入层两侧之该基底中 形成该些位元线之步骤之后与于该电荷陷入层上 形成该控制闸极之步骤之前更包括于该位元线上 形成一场氧化层。 13.如申请专利范围第5项所述之氮化矽唯读记忆体 之制造方法,其中在该反应室中,于该电荷陷入层 上形成该复合介电层之步骤包括: 将该基底置于该反应室中; 在该反应室内,于该电荷陷入层上形成一第一氧化 矽层; 在该反应室内,于该第一氧化矽层上形成一氮化矽 层;以及 在该反应室内,于该氮化矽层上形成一第二氧化矽 层。 14.如申请专利范围第13项所述之氮化矽唯读记忆 体之制造方法,其中在该反应室内,于该电荷陷入 层上形成该第一氧化矽层之方法包括即时蒸汽产 生制程。 15.如申请专利范围第13项所述之氮化矽唯读记忆 体之制造方法,其中在该反应室内,于该第一氧化 矽层上形成该氮化矽层之步骤包括将二氯矽烷与 氨气通入该反应室中,使二氯矽烷与氨气反应形成 该氮化矽层。 16.如申请专利范围第13项所述之氮化矽唯读记忆 体之制造方法,其中在该反应室内,于该氮化矽层 上形成该第二氧化矽层之步骤包括将二氯矽烷与 氧化亚氮通入该反应室中,使二氯矽烷与氧化亚氮 反应形成该第二氧化矽层。 17.一种氮化矽唯读记忆体之制造方法,该方法包括 下列步骤: 提供一基底 于该基底上形成一氧化矽层; 于该氧化层上形成一电荷陷入层; 于该电荷陷入层中形成一隔离区,该隔离区使该电 荷陷入层分离成复数个电荷陷入区块,该些电荷陷 入区块形成一电荷陷入区块阵列,该电荷陷入区块 阵列从一位元线至另一位元线之方向系为列的方 向,每一列包括两个电荷陷入区块,每一行则包括n 个(n为正整数)电荷陷入区块; 在一反应室中,于该电荷陷入层上形成一第一介电 层; 在该反应室内,通入一第一气体,以于该第一介电 层上形成一第二介电层; 在该反应室内,通入一第二气体,以于该第二介电 层上形成一第三介电层; 图案化该第三介电层、该第二介电层、该第一介 电层与该电荷陷入层,以暴露出预定形成该些位元 线之区域; 于该电荷陷入层两侧之该基底中形成该些位元线; 于该电荷陷入层上形成一控制闸极;以及 进行一启始电压调整步骤,使不同列之该些电荷陷 入区块下方之通道区具有不同之启始电压。 18.如申请专利范围第17项所述之氮化矽唯读记忆 体之制造方法,其中在该反应室内,于该电荷陷入 层上形成该第一介电层之方法包括即时蒸汽产生 制程。 19.如申请专利范围第17项所述之氮化矽唯读记忆 体之制造方法,其中该第一气体包括二氯矽烷与氨 气。 20.如申请专利范围第17项所述之氮化矽唯读记忆 体之制造方法,其中该第二气体包括二氯矽烷与氧 化亚氮。 21.如申请专利范围第17项所述之氮化矽唯读记忆 体之制造方法,其中该第一介电层包括氧化矽层。 22.如申请专利范围第17项所述之氮化矽唯读记忆 体之制造方法,其中该第二介电层包括氮化矽层。 23.如申请专利范围第17项所述之氮化矽唯读记忆 体之制造方法,其中该第三介电层包括氧化矽层。 图式简单说明: 第1A图所绘示为本发明一实施例之氮化矽唯读记 忆体之结构上视图; 第1B图所绘示为第1A图中沿A-A'线之结构剖面图; 第2A图与第2B图为分别绘示本发明另一实施例之氮 化矽唯读记忆体之结构上视图; 第3A图至第3G图所绘示为本发明之氮化矽唯读记忆 体的制造流程上视图;以及 第4A图至第4G图所绘示为第3A图至第3G图中沿B-B'线 之制造流程剖面图。 |
