半导体存储装置

摘要

本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路(103)，保持向存储单元阵列(101－1)的存储单元的写入数据；比较器(CCMPN)，将来自于保持电路(103)的写入数据写入所选择的地址的存储单元，输入从该存储单元读出的数据，并且将被保持电路保持的数据作为期望值数据而输入，对读出数据和期望值数据进行比较；以及判断电路(104)，根据反转控制信号(DIM)的值，将被保持电路(103)保持的写入数据的正转值或反转值中的一个作为向存储单元的写入数据和向比较器(CCMPN)的期望值数据而输出，并且根据与多个比较器连接的一致检测信号(MATCH0)，输出错误标志。

主权项

1.一种半导体存储装置，其特征在于，设有：存储单元阵列，包含多个存储单元；保持电路，保持向上述存储单元写入的数据；比较器，输入来自于上述存储单元的读出数据和与上述读出数据对应的期望值数据，并比较两者是否一致；以及控制电路，输入由上述保持电路保持的数据和反转控制信号，并根据上述反转控制信号的值，输出由上述保持电路保持的数据的正转值或反转值，来自于上述控制电路的输出作为向上述存储单元的写入数据而被供给，并且作为上述期望值数据而被输入上述比较器。