半导体集成电路系统

摘要

本发明的半导体集成电路系统包括：衬底上设置的工作上要求同一特性的第1和第2半导体装置。第1和第2半导体装置分别具有设置于衬底表面内的第1和第2沟道区域、第1和第2沟道区域上介以栅绝缘膜设置的第1和第2栅电极。为缓和等离子处理的电气影响在半导体装置中引起的特性变动，设置缓和构造，包括分别连接第1和第2布线层的等效第1和第2短路元件。在等离子处理中，第1和第2短路元件使第1沟道区域和第1栅电极短路，同时使第2沟道区域和第2栅电极短路。

主权项

1.一种半导体集成电路系统，包括： 半导体衬底； 上述半导体衬底上边设置的互相工作要求同一特性的第1和第2半导 体装置，上述第1和第2半导体装置分别具有配置于上述衬底表面内的 第1和第2沟道区域、在上述第1和第2沟道区域上介以栅绝缘膜设置 的第1和第2栅电极； 连接到上述第1和第2栅电极的第1和第2布线层；以及 在上述系统制造工艺的等离子处理中，用于缓和因等离子的电气影响 而在上述第1和第2半导体装置中发生特性变动的缓和构造； 其中，上述缓和构造具备分别连接上述第1和第2布线层的等效的第 1和第2短路元件，上述第1和第2短路元件设定为，在对上述第1和第 2布线层施加了偏离上述第1和第2半导体装置工作时施加于上述第1 和第2栅电极的电位范围的电位时，分别短路上述第1沟道区域和上述 第1栅电极，同时短路上述第2沟道区域和第2栅电极。