内嵌有膜状电阻元件之增层电路板制程

摘要

本发明系有关于一种制作内嵌(embedded)有膜状电阻被动元件(film-type resistors)之高密度多层电路板之增层(bui1d-up)制程。本发明之较佳实施步骤系利用减成技术(Substractive technique)进行增层制程，首先形成一有机绝缘层于一电路基板上，并在某些预定位置有通孔之形成。接着形成一阻挡层图案于该有机绝缘层之某些预定区域上。对所述有机绝缘层进行粗化(roughening)步骤，然阻挡层图案覆盖下之区域粗化可依旧保持平坦。移除该阻挡层图案，并经微粗化制程，使该平坦区域具一所需之较少粗糙度，再于该微粗化区域沈积一电阻层(resistive layer)。以微影技术形成一导电层，并在该导电层定义出电路图案，以及在所述电阻层上形成电阻被动元件电极(electrode)。依实际所需重复如此制程，则可制造出内嵌有膜状电阻被动元件之高密度增层电路板。

主权项

1.一种内嵌有膜状电阻被动元件(film-type resistors)之增层电路板制程,其步骤包括:(a)提供一核心板,至少包含一个以上绝缘层及一个以上电路层,该核心板至少一表面之最上层系已形成有电路层;(b)形成一有机绝缘层于该电路层上,接着形成一阻挡层图案于该绝缘层之一区域上;(c)对所述绝缘层之表面进行粗化(roughening)处理;(d)移除该阻挡层图案;(e)沈积一电阻层(resistive film)于该光阻图案原覆盖下之区域;(f)形成一导电层;(g)在该导电层定义出电路图案,以及在所述电阻层上形成被动元件之电极(electrode)。2.如申请专利范围第1项所述内嵌有膜状电阻被动元件之增层电路板制程,其中在步骤(b)所述之形成有机绝缘层于该电路层上之后,形成阻挡层图案于该绝缘层之一区域上之前,可先行对所述形成于该电路层上之绝缘层整个表面进行微粗化。3.如申请专利范围第1项所述内嵌有膜状电阻被动元件之增层电路板制程,其中所述之步骤(d)之后更包括一步骤(d1):对所述绝缘层整个表面进行微粗化。4.如申请专利范围第2或第3项所述内嵌有膜状电阻被动元件之增层电路板制程,其中所述之微组化系可为微蚀刻(micro-etching)。5.如申请专利范围第1项所述内嵌有膜状电阻被动元件之增层电路板制程,其中所述之步骤(e)之后更包括一步骤(e1):在所述导电层中形成若干盲孔(blind vias)。6.如申请专利范围第1项所述内嵌有膜状电阻被动元件之增层电路板制程,其中电阻层之电阻系数为1mcm以上。7.如申请专利范围第1项所述内嵌有膜状电阻被动元件之增层电路板制程,其中所述之步骤(g)之后更包括一步骤(g1):重复所述步骤(b)至步骤(g),则可制造出所需之更多增层之增层电路板。图式简单说明:图一系本发明实施例中于一核心板上形成一有机绝缘层及一阻挡层图案之示意图。图二系本发明实施例中对核心板表面之有机绝缘层进行粗化之示意图。图三系本发明实施例中形成盲孔与电阻层之示意图。图四-图五系本发明实施例中形成导电层之示意图。图六系本发明实施例中完成电阻元件制程之示意图。