| 主权项 |
1.一种可控制之传导装置,具备有具侧壁和顶部表面之直立柱构造,及沿着该柱构造侧壁之旁侧控制闸极,前述直立柱构造乃具有较有导电性之材料领域及非导电性之材料领域所形成,并在第1状态时,可产生通过柱构造之载流子(电荷载体)之流动,而在第2状态时,该等之领域会呈现阻止要通过柱构造之载流子的流动用的隧道障壁结构,前述旁侧控制闸极乃构成为以藉侧壁来对于柱构造施加电场,以控制其电性传导度者。2.如申请专利范围第1项所述之可控制之传导装置,其中前述领域可造成由具有较低的障壁高度之在尺寸(大小)上较为广阔之障壁成分,及具有较高的障壁高度之至少1个之较为狭窄障壁成分所构成之能带轮廓。3.如申请专利范围第2项所述之可控制之传导装置,其中较为高之障壁高度之前述能带轮廓之成分系可由3nm或其以下之元件来获得。4.如申请专利范围第2或第3项所述之可控制之传导装置,其中前述隧道障壁结构之能带轮廓乃具有复数个前述较为高的障壁高度成分。5.如申请专利范围第2或3项所述之可控制之传导装置,其中前述构造具有较有导电性之材料和绝缘性之材料形成交替之层,而该等层作为聚集可造成前述能带轮廓之前述较为低之障壁高度之成分,而个个绝缘性层可造成前述较为高之障壁高度成分。6.如申请专利范围第5项所述之可控制之传导装置,其中前述成交替之层系个别为多晶矽及氮化矽或氧化矽。7.如申请专利范围第6项所述之可控制之传导装置,其中前述交替之层内具有被大量掺杂之障壁层。8.如申请专利范围第5项所述之可控制之传导装置,其中前述导电性层个别为较10nm更小之厚度,而前述绝缘层为1nm大小(order,等级)。9.如申请专利范围第5项所述之可控制之传导装置,其中前述构造乃具有导电性材料和半导体材料之交替之层。10.如申请专利范围第1.2或3项所述之可控制之传导装置,其中前述柱构造具有复数之传导岛。11.如申请专利范围第10项所述之可控制之传导装置,其中前述岛系被分散于矩阵内。12.如申请专利范围第10项所述之可控制之传导装置,其中前述岛具有3-10nm之直径。13.如申请专利范围第10项所述之可控制之传导装置,其中前述岛具有半导体材料之毫微(nano)结晶。14.如申请专利范围第10项所述之可控制之传导装置,其中前述岛系由金属所构成。15.如申请专利范围第1.2或3项所述之装置,其中前述旁侧控制闸极构造具有肖特基闸极。16.如申请专利范围第1.2或3项所记载之装置,其中前述旁侧控制闸极具有接合(接面)闸极。17.如申请专利范围第1.2或3项所述之装置,其中前述旁侧控制闸极虽沿着前述侧壁来配置,惟并不被覆前述顶部表面。18.如申请专利范围第1.2或3项所述之装置,其中前述旁侧控制闸极予以沿着前述侧壁来配设之同时,由形成从前述顶部表面分离且跨越前述柱构造之电桥领域所构成,由而,可由该领域而并不会从前述电桥施加有为之控制静电场于前述柱构造内。19.如申请专利范围第1.2或3项所述之装置,其中具备有展开于前述柱构造之顶部表面整体上之控制电极。20.如申请专利范围第1.2或3项所述之装置,其中具备有用以配设要通过前述柱构造之源极.汲极载流子流动路径用之源极领域及汲极领域,而前述旁侧控制闸极会做为可动作成予以控制沿着前述源极.汲极载流子流动路径所流动之载流子之电晶体来产生动作。21.如申请专利范围第1.2或3项所记载之装置,其中具备有用以接受沿着通过前述柱构造之路径所通过之载流子用之记忆节点(node),而前述闸极乃为了控制所储存于该节点之电荷而可做为可动作成予以控制沿着前述路径所流动之载流子之记忆体产生动作。22.如申请专利范围第16项所述之装置,其中具备具有依存于所储存于前述节点之电荷位准的传导度之源极.汲极路径。23.一种记忆装置,具备有:由较有导电性材料之领域和非导电性材料之领域所构成,并在第1之状态下,可经由柱构造来产生载流子流动,而在第2之状态下,该等之领域将呈现予以阻止通过柱构造之载流子流动用之隧道障壁结构之障壁构造;接受沿着通过前述构造之路径所通过之载流子用之记忆节点;及使前述载流子供予前述路径并使之通过前述构造来储存于前述节点用之控制电极,而前述非导电性材料之领域乃被构成为可造成个别具有相邻于前述记忆节点及前述控制电极之在尺寸上较为狭窄之复数障壁成分,和在该狭窄障壁成分之间而在尺寸上较为广阔之障壁成分的能带轮廓,以构成该等之障壁成分会对于前述节点造成不变性电荷储存。24.如申请专利范围第23项所述之装置.其中具备有对于前述柱构造以藉其侧壁来施加静电场用之旁侧控制闸极。25.一种可控制之传导装置,具备有:基板(1);朝横向成分离来配置于该基板上之控制元件(2.5);以形成电连接于前述控制元件并展延于该等之间的通道构造(3);及闸极领域(28G),而前述通道构造乃由较有导电性材料之领域和非导电性材料之领域所构成,并在第1状态下,可经由该构造来产生载流子流动,而在第2状态下,该等之领域将呈现阻止载流子流动之隧道障壁结构,前述闸极领域乃构成为可施加在前述通道构造内控制某电传导度用之电场,而前述通道构造(3)系在前述基板上重叠于前述控制元件之一方下面,并重叠于前述控制元件另一方上面。26.如申请专利范围第25项所述之装置.其中前述控制元件系构成源极及汲极领域(2.5)。27.如申请专利范围第25项所述之装置.其中前述控制元件之一方乃构成记忆节点。28.如申请专利范围第25项所述之装置.其中前述闸极领域乃被覆前述通道构造,并被配置于前述控制元件之间。29.一种可控制之传导装置,具备有:源极领域及汲极领域;在该源极领域及汲极领域间之用于载流子用之传导路径;控制沿着该传导路径之载流子流动用之闸极;及在传导路径内可造成多重隧道接合结构之多层构造,而前述传导路径系朝穿过多层构造之层之方向展延着。30.如申请专利范围第29项所述之装置.其中前述多重隧道接合结构系由较有导电性之材料及非导电性之材料之复数的交替层所构成。31.如申请专利范围第30项所述之装置.其中前述交替层系包含有矽。32.如申请专利范围第31项所述之装置.其中具备有矽及氮化矽之交替者。33.如申请专利范围第31项所述之装置.其中具备有矽及氮化矽层之交替层。34.如申请专利范围第1.2.3.25.26.27.28.29.30.31.32或33项所述之装置.其中前述层具有5nm或其以下之厚度。35.如申请专利范围第30项所述之装置.其中前述非导电性之层具有3nm或其以下之厚度。36.如申请专利范围第1.2.3.25.26.27.28.29.30.31.32.33或35项所述之装置.其中前述源极领域及汲极领域之至少一方乃位于前述层构造之上面位置。37.如申请专利范围第36项所述之装置.其中前述领域之另一方乃位于前述多层构造之下面位置。38.如申请专利范围第36项所述之装置.其中前述源极领域及汲极领域之双方均位于前述多层构造之上面位置。39.如申请专利范围第38项所述之装置.其中前述闸极乃展延至源极领域及汲极领域之间的多层构造之中。40.如申请专利范围第1.2.3.25.26.27.28.29.30.31.32.33或35项所述之装置.其中具有基板,并在该基板上予以形成前述多重隧道接合结构之层。41.如申请专利范围第40项所述之装置.其中前述基板系由电的绝缘材料所构成。42.如申请专利范围第41项所述之装置,其中前述基板乃由石英或陶瓷材料所构成。43.如申请专利范围第40项所述之装置.其中前述基板乃由金属所构成。44.如申请专利范围第40项所述之装置.其中前述基板系由矽所构成。45.一种电晶体构造,个别具有申请专利范围第1.2.3.25.26.27.28.29.30.31.32.33或35项所述之第1及第2装置,而两装置系相异之导电型者。46.如申请专利范围第45项所述之构造.其中前述装置形成一方被重叠于另一方上面之构造。47.一种记忆格,具备有电荷储存电容器,及在申请专利范围第1.2.3.25.26.27.28.29.31.32.33或35项所记载之装置,而要选择性地不写入电荷于前述电容器。48.一种记忆格阵列,由包括申请专利范围第47项所记载之记忆格复数个所形成,并互相连接前述复数之记忆格形成可选择性地进行读出或写入之动作。49.一种可控制之传导装置之制造方法,予以形成配设多重隧道接合结构用之多层构造,并予以形成载流子用之传导路径所用之源极领域及汲极领域,及控制沿着前述传导路径的载流子流动用之闸极,而前述路径系形成为朝横穿过前述多层构造之层之方向伸长。50.如申请专利范围第49项所述之方法,其中将前述源极领域及汲极领域以叠合之关系来形成。51.如申请专利范围第49或50项所述之可控制之传导装置之制造方法,予以形成第1导电性之掺杂层于基板上,且形成被覆该第1导电性掺杂层之多层构造,而后形成被覆该多层构造之第2导电性掺杂层,以令前述第1及第2之掺杂层形成为前述源极领域及汲极领域。52.如申请专利范围第49项所述之方法,其中将前述源极领域及汲极领域以朝横向隔离之关系来形成。53.如申请专利范围第49.50或52项所述之方法,其中将前述多层构造以调变掺杂(modulation doping)来形成。54.一种可控制之传导装置,具备有:由较有导电性材料及非导电性材料所构成之障壁结构:接受将沿着通过该障壁构造之路径所通过之载流子的输出领域;及藉前述构造来供应载流子,使之可通至前述输出领域之输入领域,前述障壁构造乃被构成为,在第1之状态下,可产生载流子流动于该构造内,而在第2之状态下,可由前述较有导电性材料及非导电性材料之领域来阻止载流子之流动,前述非导电性材料之领域乃被构成为,个别可造成由接近于前述输出领域及输入领域之保护障壁成分,及该等之保护障壁成分之间的主障壁成分所形成之能带轮廓,而前述主障壁成分具备有2nm或其以上之宽之同时,前述保护障壁具备有3nm或其以下之宽,并使该等之障壁予以隔离有45nm或其以下之间隔。55.如申请专利范围第54项所述之装置,其中前述主障壁成分具备有6nm或其以上之宽,而障壁之间隔为20nm或其以下。56.如申请专利范围第54或55项所述之装置,其中具备有控制要通过前述障壁构造之载流子流动用之闸极。57.如申请专利范围第54或55项所述之装置,其中前述输入领域具备有对于障壁构造供应载流子用之电极。58.如申请专利范围第54或55项所述之装置,其中前述输出领域具备有储存来自前述路径之电荷用之记忆节点。59.如申请专利范围第54或55项所述之装置,其中前述输入领域可作用为载流子用之源极,而前述输出领域可作用为汲极。60.如申请专利范围第1.2.3.25.26.27.28.29.30.31.32.33.35.54或55项所述之装置,其中前述非导电性领域乃由氮化矽层所构成,而前述导电性领域乃由本质矽之层所构成。61.如申请专利范围第1.2.3.25.26.27.28.35.54或55项所述之装置,其中前述障壁构造之领域在遍及前述障壁构造之宽方向可造成在尺寸上较为广阁,较为低之障壁高度之障壁成分之同时,前述非导电性领域可造成较前述广阔障壁在尺寸上较为狭窄之复数之障壁成分。62.一种可控制之传导装置,其特征为:由用于配设多重隧道接合结构用的多层构造,和以重合关系所形成之载流子用的传导路径所用之源极领域及汲极领域,及要用于控制沿着前述传导路径所流动之载流子用的闸极所形成,而前述传导路径系形成为朝横过前述多层构造之方向展延。63.一种可控制之传导装置,其特征为:由用于配设多重隧道接合结构用的多层构造,和以朝横向隔离之关系来形成之用于载流子用的传导路径之源极领域及汲极领域,及要用于控制沿着前述传导路径所流动之载流子用的闸极所形成,而前述传导路径系形成为朝横过前述多层构造之方向展延。图式简单说明:图1系依据本发明之垂直电晶体构造之概略剖面图。图2(a)(b)系用以说明个别在末施加源极.汲极电压时,及以源极.汲极电压被施加前向偏压时之图1之隧道障壁结构之动作用的能量图。图3系习知之记忆装置之剖面图。图4(a)系依据本发明之电晶体装置的概略剖面图,(b)系依据本发明之记忆装置之概略剖面图。图5系在图4(a)(b)所示之装置的能带图。图6(a)系依据本发明之电晶体装置的概略平面图,(b)系沿着(a)之电晶体装置之线I - I′的概略剖面图。图7(a)(b)系显示制造图6所示之电晶体装置用之制造过程图。图8(a)-(c)系显示连续于图6所示之制造过程的制造过程图。图9(a)-(c)系显示连续于图8所示之制造过程的制造过程图。图10系显示要使用于依据本发明所构成之装置的被变形之柱构造图。图11系图10所示之装置的能带图。图12系显示要使用于依据本发明所构成之装置的其他之柱构造。图13系图12所示之装置的能带图。图14系显示要使用于依据本发明所构成之装置之其他柱构造图。图15系图14所示之装置的能带图。图16系显示要使用于依据本发明所构成之装置的其他柱构造图。图17系图16所示之装置的能带图。图18系显示要使用于依据本发明所构成之装置的另一柱构造图。图19系显示要使用于内装有接合(接面)型二极体旁侧控制闸极之依据本发明所构成之装置的再另一实施例图。图20系图19所示之装置的能带图。图21系使用肖特基闸极之旁侧控制闸极的构造之说明图。图22系图21之装置的能带图。图23(a)-(f)系用于制造依据本发明之电晶体装置之其他实施例的处理过程图。图24(a)-(e)系连续于图23之处理过程图。图25(a)、(b)系显示连续于图24(a)-(e)之处理过程之图。图26系依据图23-图25所制造之电晶体装置之平面图[图25(b)系在于线Ⅱ-Ⅱ′之剖面图]。图27系依据本发明之横向电晶体构造之平面图。图28系沿着图27之电晶体的线Ⅲ-Ⅲ′之剖面图。图29系显示隧道障壁结构,(a)-(e)系显示依据本发明之垂直(纵向)电晶体构造之制造过程图。图30系显示隧道障壁结构,(a)-(e)系显示连续于图29之依据本发明之垂直电晶体构造之制造过程图。图31系显示隧道障壁结构,(a)、(b)系显示连续于图30之依据本发明之垂直电晶体构造之制造过程图。图32系隧道障壁结构,由图29-图31所示之制程所制造之装置之概略平面图。图33系隧道障壁结构,显示本装置之动作特性图。图34系隧道障壁结构,依本发明之横向电晶体装置之概略剖面图。图35系隧道障壁结构,(a)-(e)系显示在制造依据本发明之横向电晶体装置时之处理步骤图。图36系隧道障壁结构,(a)-(e)系显示连续于图35之在制造依据本发明之横向电晶体装置时之处理步骤图。图37系隧道障壁结构,由图35.图36之处理所制造之装置的概略平面图。图38系隧道障壁结构,而是互补型电晶体对之概略路图。图39系隧道障壁结构,以依据本发明之垂直电晶体所制造之互补对之概略剖面图。图40系隧道障壁结构,在图39所示之结构的概略平面图。图41系隧道障壁结构,随机存取记忆格之概略电路图。图42系隧道障壁结构,以使用依据本发明之垂直电晶体构造所制造时之图41之记忆格的概略剖面图。图43系隧道障壁结构,依据本发明所制造之随机存取记忆格的代替实施例之剖面图。图44系隧道障壁结构,(a)系依据本发明所构成之电晶体的概略剖面图,(b)系依据本发明之记忆装置的概略剖面图。图45系隧道障壁结构,(a)系在零偏(电)压条件下之图44(a)(b)之装置的障壁构造之概略能量图,(b)系在前向偏(电)压条件下之对应于图45(a)之图。图46系隧道障壁结构,(a)-(f)系用于制造依据本发明之记忆装置的一连串之处理过程的概略剖面图。图47系隧道障壁结构,由图46所示之制程所制造之记忆装置之平面图。图48(a)、(b)系隧道障壁结构,显示图44(a)、(b)所示之保护障壁之一方电压.电流特性图。图49(a)、(b)系隧道障壁结构,在图44(a)、(b)所示之障壁构造之三维性能带图。图50系隧道障壁结构,显示做为在个别为ON状态及OFF状态之时所流通于障壁构造之电流函数之主障壁及保护障壁间之间隔和主障壁厚度之关系的图。 |
