| 主权项 |
1.一种用以在半导体材料上形成接触开口的方法,其特征为其包含:在半导体材料层上形成实质上未掺杂的二氧化矽层;在该未掺杂的二氧化矽层上形成掺杂的二氧化矽层;及藉由在约1毫托耳至约400毫托耳之总蚀刻压力下,以及使用选自C2F6.CF4.C3F8.C4F10.CH2F2.C2HF5.CH3F及其组合的蚀刻剂进行蚀刻,而选择性地移除该掺杂的二氧化矽层的一部份,其中,以比用于未掺杂的二氧化矽或该半导体材料层之移除速率高的速率移除掺杂的二氧化矽,以形成延伸至该半导体材料层上之接触表面的开口。2.如申请专利范围第1项之方法,其中,选择性地移除该掺杂的二氧化矽层包含:在该掺杂的二氧化矽层上形成光阻层;在该光阻层上形成图案;及蚀刻该掺杂的二氧化矽层贯穿该光阻层的图案。3.如申请专利范围第1项之方法,其中,该半导体材料是矽单晶。4.如申请专利范围第1项之方法,其中,选择性移除该掺杂的二氧化矽层包含在电浆蚀刻系统中蚀刻该掺杂的二氧化矽层的电浆蚀刻法。5.如申请专利范围第4项之方法,其中,该电浆蚀刻程序的电浆密度由约109/立方公分至约1013/立方公分。6.如申请专利范围第4项之方法,其中,该电浆蚀刻程序的实施压力范围由约1毫托耳至约100毫托耳。7.如申请专利范围第4项之方法,其中,该电浆蚀刻程序期间内,该反应器阴极的温度范围由约10℃至约80℃。8.如申请专利范围第4项之方法,其中,该电浆蚀刻程序期间内,半导体材料的温度范围由约40℃至约130℃。9.如申请专利范围第1项之方法,其中,该掺杂的二氧化矽之移除速率系比用于未掺杂的二氧化矽或该半导体材料层之移除速率高至少10倍。10.如申请专利范围第9项之方法,其中,选择性地移除该掺杂的二氧化矽层包含以选自包含CH2F2和CH3F的蚀刻剂蚀刻该掺杂的二氧化矽。11.如申请专利范围第1项之方法,其中,该掺杂的二氧化矽层选自BPSG、PSG和BSG。12.一种用以在半导体材料上形成接触点的方法,其特征为其包含:在矽单晶层上形成实质上未掺杂的二氧化矽层;在该未掺杂的二氧化矽层上形成掺杂的二氧化矽层,该掺杂的二氧化矽层选自BPSG、PSG和BSG;在该掺杂的二氧化矽层上形成光阻层;及在该光阻层上形成图案;在电浆蚀刻系统中以电浆蚀刻法蚀刻该掺杂的二氧化矽层贯穿该光阻层的图案,实施该电浆蚀刻法时:压力范围由约1毫托耳至约400毫托耳;阴极的温度范围由约10℃至约80℃;电浆密度由约109/立方公分至约1013/立方公分;使用选自C2F6.CF4.C3F8.C4F10.CH2F2.C2HF5.CH3F及其组合之氟化的化学蚀刻剂;及藉此使接触点暴露于该矽单晶层上。13.如申请专利范围第12项之方法,其中,该电浆蚀刻期间内,半导体材料的温度范围由约40℃至约130℃。14.如申请专利范围第12项之方法,其中,包含以选自包括CH2F2和CH3F的蚀刻剂选择性地移除该掺杂的二氧化矽层。15.如申请专利范围第12项之方法,其中,实施该电浆蚀刻程序时,移除掺杂的二氧化矽的速率比移除未掺杂的二氧化矽或比移除该半导体材料的速率高出至少10倍。16.一种用以在半导体材料上形成接触点的方法,其特征为其包含:在半导体底质上形成选通氧化物层;在半导体底质以交替的配置方式形成一对选通组套,各个该选通组套中至少有一个导电层形成,并且有实质上未掺杂的二氧化矽层延着该导电层分布;在邻近各个该选通组套处形成间隔物;在位于该半导体底质上之该选通组套对及外露的表面上形成掺杂的二氧化矽层;选择性地移除介于该选通组套对之间之该掺杂的二氧化矽层的一部分,使得该半导体底质上的该表面外露,同时移除实质上较少量之位于该选通组套对上之该未掺杂的二氧化矽层,其中,该蚀刻移除掺杂的二氧化矽之速率比移除未掺杂的二氧化矽、移除隔离物材料和移除半导体底质的速率高出至少10倍。17.如申请专利范围第16项之方法,其中,另包含:在该选通氧化物层上形成聚矽层;在该聚矽层上形成耐火性金属矽化物层;及在该耐火性金属矽化物层上形成实质上未掺杂的二氧化矽。18.如申请专利范围第17项之方法,其中,另包含选择性地移除该实质上未掺杂的二氧化矽层、该耐火性金属矽化物层、该聚矽层和该选通氧化物层的一部分。19.如申请专利范围第16项之方法,其中,该选通组套包含:该实质上未掺杂的二氧化矽层作为其顶层;耐火性金属矽化物层;聚矽层;及选通氧化物层作为其底层。20.如申请专利范围第16项之方法,其中,隔离器材料实质上由氮化矽组成。21.如申请专利范围第16项之方法,其中,隔离器材料由实质上未掺杂的二氧化矽组成。22.如申请专利范围第16项之方法,其中,半导体材料是矽单晶。23.如申请专利范围第16项之方法,其中,该电浆蚀刻系统选自RF RIE蚀刻系统、MERIE蚀刻系统和高密度电浆蚀刻系统。24.如申请专利范围第16项之方法,其中,另包含形成由导电性材料组成的接触衬套的步骤,此接触衬套介于该选通组套对之间并位于该半导体底质之该表面上。25.如申请专利范围第19项之方法,其中,该耐火性金属矽化物层是矽化钨。26.如申请专利范围第16项之方法,其中,该掺杂的二氧化矽层选自BPSG、PSG和BSG。27.如申请专利范围第16项之方法,其中,选择性地移除该掺杂的二氧化矽层包含:在该掺杂的二氧化矽层上形成光阻层;在该光阻层上形成图案;及在电浆蚀刻系统中以电浆蚀刻法蚀刻该掺杂的二氧化矽层贯穿该光阻层的图案,实施该电浆蚀刻法时:压力范围由约1毫托耳至约400毫托耳;反应器阴极的温度范围由约10℃至约80℃;半导体材料的温度范围由约40℃至约130℃;电浆密度由约109/立方公分至约1013/立方公分;及使用氟化的化学蚀刻剂。28.如申请专利范围第27项之方法,其中,该氟化的化学蚀刻剂选自C2F6.CF4.C3F8.C4F10.C2F8.CH2F2.CHF3.C2HF5和CH3F。29.一种用以形成与半导体材料之接触点的方法,其特征为其包含:使选通氧化物层淀积于半导体底质的矽层上;使聚矽层淀积于该选通氧化物层上;使耐火性金属矽化物层淀积于该聚矽层上;使实质上未掺杂的二氧化矽层淀积于该耐火性金属矽化物层上;选择性地移除该实质上未掺杂的二氧化矽层、该耐火性金属矽化物层、该聚矽层及该选通氧化物层的一部分,以形成被该矽层之外露部分隔离的选通组套对,每个该选通组套的侧面实质上与该选通氧化物层垂直且由下列物种组成:作为其顶层之该实质上未掺杂的二氧化矽层;该耐火性金属矽化物层;该聚矽层;及作为其底层的选通氧化物层;由间隔物材料层在各个该选通组套的侧面上形成间隔物;使掺杂的二氧化矽层淀积在该选通组套对和该矽层的该外露部分上,该掺杂的二氧化矽层选自BPSG、PSG和BSG;及在选自RF RIE蚀刻系统、MERIE蚀刻系统和高密度电浆蚀刻系统的蚀刻系统中以电浆密度范围由约109/立方公分至约1013/立方公分的电浆蚀刻系统蚀刻该掺杂的二氧化矽层,该电浆蚀刻系统的压力范围由约1毫托耳至约400毫托耳,该掺杂的二氧化矽层之介于该选通组套对之间处被蚀刻,使得该矽层的该外露部分外露,该蚀刻的材料移除速率中,移除掺杂的二氧化矽之速率比移除未掺杂的二氧化矽、该间隔物材料或移除矽的速率高,该掺杂的二氧化矽之蚀刻系以选自C2F6.CF4.C3F8.C4F10.CH2F2.C2HF5.CH3F及其组合之氟化的化学蚀刻剂进行。30.如申请专利范围第29项之方法,其中,隔离材料实质上由氮化矽和实质上未掺杂的二氧化矽之一组成。31.如申请专利范围第29项之方法,其中,另包含形成由导电性材料组成的接触衬套,此接触衬套介于该选通组套对之间并位于该矽层的外露部分上。32.如申请专利范围第29项之方法,其中,该掺杂的二氧化矽之移除速率系比用于未掺杂的二氧化矽之移除速率高至少10倍。33.如申请专利范围第29项之方法,其中,该掺杂的二氧化矽层以该电浆蚀刻系统蚀刻的期间内,反应器阴极的温度范围由约10℃至约80℃。34.如申请专利范围第29项之方法,其中,在该电浆蚀刻期间内,半导体材料的温度范围由约40℃至约130℃。35.一种用以形成选通结构的方法,其特征为其包含:形成包含在矽层上之二氧化矽层的多层结构;使用具矽烷、氢和氧气流的先质使实质上未掺杂的二氧化矽层淀积于该多层结构上;在该未掺杂的二氧化矽层上形成第一个光阻层;在该第一个光阻层上形成第一种图案;蚀刻该未掺杂的二氧化矽层及该多层结构,贯穿第一种图案而使位于该矽层上之至少一部分的接触点外露;使非导电性材料层淀积于该未掺杂的二氧化矽层及该矽层之该接触点上;蚀刻该非导电性材料层,藉此在该未掺杂的二氧化矽侧面上及该多层结构的侧面上形成间隔物,该间隔物通常与该矽层垂直;移除该第一个光阻层;使掺杂的二氧化矽层淀积在该多层结构上;在该掺杂的二氧化矽层上形成第二个光阻层;在该第二个光阻层上形成第二种图案;以氟-碳蚀刻(其系使用选自C2F6.CF4.C3F8.C4F10.CH2F2.C2HF5.CH3F及其组合之氟化化学蚀刻剂的一种各向异式电浆蚀刻)来蚀刻该掺杂的二氧化矽层及该多层结构,贯穿该第二种图案而使位于该矽层上的接触点外露,该蚀刻的材料移除速率中,移除掺杂的二氧化矽之速率比移除实质上未掺杂的二氧化矽、光阻物或非导电性材料的速率高出至少10倍;移除该第二个光阻层;及形成由导电性材料组成的接触衬套,此接触衬套与该矽层的接触表面接触。36.如申请专利范围第35项之方法,其中,该非导电性材料是氮化矽和实质上未掺杂的二氧化矽之一。37.如申请专利范围第35项之方法,其中,该多层结构另包含选通氧化物、聚矽和耐火性金属矽化物。38.如申请专利范围第35项之方法,其中,该掺杂的二氧化矽层选自BPSG、PSG和BSG。39.如申请专利范围第35项之方法,其中,利用选自RF RIE、MERIE蚀刻系统和高密度电浆蚀刻系统的蚀刻系统,使用氟-碳蚀刻剂蚀刻该掺杂的二氧化矽层和该多层结构。40.如申请专利范围第35项之方法,其中,以氟-碳蚀刻该掺杂的二氧化矽层和该多层结构的电浆蚀刻法于下列条件下进行:压力范围由约1毫托耳至约400毫托耳;反应器阴极的温度范围由约10℃至约80℃;矽层的温度范围由约40℃至约130℃;及电浆密度由约109/立方公分至约1013/立方公分。41.一种用以形成选通结构的方法,其特征为其包含:在矽层上形成包含选通氧化物、聚矽和耐火性金属矽化物的多层结构;使用具矽烷、氢和氧气流的先质使实质上未掺杂的二氧化矽层淀积于该多层结构上;在该未掺杂的二氧化矽层上形成第一个光阻层;在该第一个光阻层上形成第一种图案;蚀刻该未掺杂的二氧化矽层及该多层结构,贯穿第一种图案而使位于该矽层上之至少一部分的接触点外露;移除该第一个光阻层;使非导电性材料层淀积于该未掺杂的二氧化矽层及该矽层之该接触点上;蚀刻该非导电性材料层,藉此在该未掺杂的二氧化矽侧面上及该多层结构的侧面上形成间隔物,该间隔物通常与该矽层垂直;使掺杂的二氧化矽层淀积于该多层结构及该矽层的该接触点上,其中,该掺杂的二氧化矽层选自BPSG、PSG和BSG;在该掺杂的二氧化矽层上形成第二个光阻层;在该第二个光阻层上形成第二种图案;以氟-碳蚀刻该掺杂的二氧化矽层及该多层结构,贯穿该第二种图案而使位于该矽层上的该接触点外露,该蚀刻的材料移除速率中,移除掺杂的二氧化矽之速率比移除实质上未掺杂的二氧化矽、光阻物或非导电性材料的速率高出至少10倍,其中,该氟-碳蚀刻是使用氟化的蚀刻剂之各向异式电浆蚀刻,该掺杂的二氧化矽之蚀刻利用电浆密度范围由约109/立方公分至约1013/立方公分、压力范围由约1毫托耳至约400毫托耳、该电浆蚀刻期间内的反应器阴极温度范围由约10℃至约80℃而矽层的温度范围由约40℃至约130℃之电浆蚀刻系统;移除该第二个光阻层;及形成由导电性材料组成的接触衬套,此接触衬套与该矽层的该接触表面接触。42.如申请专利范围第41项之方法,其中,该氟化的化学蚀刻剂选自包括C2F6.CF4.C3F8.C4F10.C2F8.CH2F2.CHF3.C2HF5和CH3F。43.如申请专利范围第41项之方法,其中,该非导电性材料是氮化矽和实质上未掺杂的二氧化矽之一。44.一种选通结构,其特征为其包含:一对选通组套,其位于矽底层上,每个该选通组套包含:位于该矽底层上的选通氧化物层;位于该选通氧化物层上的聚矽选通层;位于该聚矽选通层上的耐火性金属矽化物层;及位于该耐火性金属矽化物层上之实质上未掺杂的二氧化矽层;与各个该选通组套的侧面及该矽层接触的间隔物,该间隔物由非导电性材料组成,各个该选通组套的各个该侧面实质上与该矽底层垂直;与由导电性材料组成的该矽底层接触的接触衬套,其位于该选通组套对之间;及位于该间隔物上、该实质上未掺杂的二氧化矽护套上并与该接触衬套接触之掺杂的二氧化矽层。45.如申请专利范围第44项之选通结构,其中,该非导电性材料实质上由氮化矽组成。46.如申请专利范围第44项之选通结构,其中,该非导电性材料实质上由实质上未掺杂的二氧化矽组成,各个该间隔物与该实质上未掺杂的二氧化矽护套成一体。47.一种形成自动对准的接触点的方法,其特征为其包含:于该半导体底质上以彼此间隔的方式形成选通组套对,各个该选通组套被实质上未掺杂的二氧化矽层所覆盖;在邻近各个该选通组套处形成间隔物;在该选通组套对和该半导体底质上形成掺杂的二氧化矽层;在该掺杂的二氧化矽层上形成光阻层;在该光阻层上形成图案;使用选自C2F6.CF4.C3F8.C4F10.CH2F2.C2HF5.CH3F及其组合之氟化化学蚀刻剂,而选择性地移除介于该选通组套之间之该掺杂的二氧化矽层的一部分,以使该半导体底质上的接触表面外露贯穿该光阻层的该图案,此处,位于该选通组套对上的该未掺杂的二氧化矽层的移除量比掺杂的二氧化矽的移除量来得少,该未掺杂的二氧化矽层能够阻挡该选择性移除法,藉此使得该选择性移除法在选通组套对之间能够自动对准。48.如申请专利范围第47项之方法,其中,该掺杂的二氧化矽层之选择性移除包含在以下列条件进行的电浆蚀刻法中蚀刻该掺杂的二氧化矽层:压力范围由约1毫托耳至约400毫托耳;阴极的温度范围由约10℃至约80℃;及电浆密度由约109/立方公分至约1013/立方公分。49.如申请专利范围第48项之方法,其中,该电浆蚀刻期间内,半导体底质的温度范围由约40℃至约130℃。50.如申请专利范围第48项之方法,其中,进行该电浆蚀刻程序时,在材料的移除速率中,移除掺杂的二氧化矽的速率比移除未掺杂的二氧化矽或移除半导体材料的速率高出至少10倍。图式简单说明:图1是一个多层结构的例子在蚀刻之前的部分截面放大图,此多层结构包括矽底层和未掺杂的二氧化矽层,其中,多层结构具光阻层,且其中选定的第一个图案以虚线定义。图2是图1所示的结构的部分截面放大图,其中,未掺杂的二氧化矽层经蚀刻以于矽底层上形成凹陷末端,经掺杂的二氧化矽层淀积于其上,其中,光阻层形成于掺杂的二氧化矽层上,且其中,所选定的第二个图案由虚线所定义,其用以表示蚀刻贯穿掺杂的二氧化矽层而露出位于矽底层上的接触点(其自动对准于未掺杂的二氧化矽层之间),其中,蚀刻的自动对准系对未掺杂的二氧化矽之蚀刻选择性所致。图3是一个多层结构的例子在蚀刻之前的部分截面放大图,此多层结构包括矽底层和位于其上的选通氧化物、聚矽、矽化钨及未掺杂的二氧化矽,其中,多层结构具光阻层,且其中选定的第一个图案以虚线定义。图4是图3所示的结构的部分截面放大图,其中,选通组套形成于矽底层上,各个选通组套有一个间隔物位于其侧壁上,有护套位于其顶部,此选通组套上有一层掺杂的二氧化矽淀积,掺杂的二氧化矽层上有光阻层淀积,其中,所选定的第二个图案由虚线所定义,其用以表示氟化的化学蚀刻贯穿掺杂的二氧化矽层(自动对准于未掺杂的二氧化矽层之间)而露出位于矽底层上的接触点,其中,蚀刻的自动对准系对选通组套的隔离物和护套之材料的蚀刻所致。 |
