快闪记忆体装置

摘要

本发明系关于一种快闪记忆体装置，此种快闪记忆体装置系包括：一第一快闪记忆体胞阵列，其中复数个快闪记忆体胞系以多数之字元线与复数个位元线予以连接；复数个切换装置，系连接于各快闪记忆体胞阵列之位元线；及一第二快闪记忆体胞阵列，其中复数个快闪记忆体胞系以复数个字元线与复数个位元线予以连接；以及复数个切换装置的一共同端与各字元线系加以连接者。因之，本发明即使系应用自歛式抹除模式，亦可不增加晶片之尺寸而可降低产品之制造成本。