| 摘要 |
一种Earle闩锁电路及其设计方法，该Earle闩锁电路包括一具有至少一资料输入之布林逻辑电路，并根据一时脉输入、一反相时脉输入及其闩锁输出控制该资料输入以决定该闩锁输出；本方法令该闩锁输出与该时脉输入经一第一或闸运算产生一第一和项，再令该第一和项与该资料输入经由第一及闸运算产生一第一积项，并令该闩锁输出与该反相时脉输入经一第二及闸运算产生一第二积项后，令该第一积项与该第二积项经一第二或闸运算产生该闩锁输出。藉此，可避免该布林逻辑电路被重复复制，而达到减少总面积、消耗功率和延迟时间等功效。 |
