发明名称 电子光学显示装置及其制造方法
摘要 [问题] 提供一种电子光学显示装置,利用简化TFT构造部的制造步骤,同时不限定源极汲极电极的材质,正确地控制作为TFT通道部的半导体层的膜厚,以防止显示不均。[解决手段] 汲极电极26被配设以从活性区域层AR上延伸至像素电极30的下方之透明绝缘性基板1的上方。源极电极24及源极配线25被配设以使其端面位于比半导体膜6的任一端面后退的位置,活性区域层AR上的汲极电极26的端面亦被配设以位于比与半导体膜6大约平行的端面后退的位置。
申请公布号 TWI269449 申请公布日期 2006.12.21
申请号 TW094139441 申请日期 2005.11.10
申请人 三菱电机股份有限公司 发明人 增田惠;荒木利夫;日野辉重
分类号 H01L29/786(2006.01) 主分类号 H01L29/786(2006.01)
代理机构 代理人 洪澄文 台北市大安区信义路4段279号3楼
主权项 1.一种电子光学显示装置,包括:主动矩阵基板,具有:绝缘性基板;复数显示像素,阵列式地被配设在前述绝缘性基板上,具有电气地接续薄膜电晶体的像素电极;闸极配线,依序地扫瞄选择前述薄膜电晶体;及源极配线,将电气信号给予前述像素电极;且前述闸极配线与前述源极配线平面上来看系正交而形成矩阵状;前述薄膜电晶体系具有:活性区域层,从被配设在前述源极配线的下层之半导体膜分叉;及源极电极与汲极电极,在前述活性区域层上留有间隔并选择性地被配设;在前述活性区域层上中,至少前述源极电极被配设,使得其端面位置位于较前述活性区域层的任一端面位置后退预定距离以上的位置;前述汲极电极被配设,以从前述活性区域层上延伸至像素显示区域的前述绝缘性基板的上方;在前述像素显示区域少的前述汲极电极的下层上没有前述活性区域层。2.如申请专利范围第1项所述的电子光学显示装置,其中,前述预定距离为0.3m。3.一种电子光学显示装置的制造方法,前述电子光学显示装置包括主动矩阵基板,而前述主动矩阵基板具有:绝缘性基板;复数显示像素,阵列式地被配设在前述绝缘性基板上,具有电气地接续薄膜电晶体的像素电极;闸极配线,依序地扫瞄选择前述薄膜电晶体;及源极配线,将电气信号给予前述像素电极;且前述闸极配线与前述源极配线平面上来看系正交而形成矩阵状,前述电子光学显示装置的制造方法包括:(a)在前述绝缘性基板上形成第1导电性薄膜后,进行第1次的光蚀刻微影,以将前述闸极配线图案化的步骤;(b)在前述闸极配线的上方,依序形成绝缘膜、半导体膜及欧姆接触膜后,进行第2次的光蚀刻微影,并将前述半导体膜及前述欧姆接触膜图案化,以形成前述源极配线的下层膜,同时形成从前述半导体膜分叉的活性区域层的步骤;及(c)在前述步骤(b)之后,在跨过前述绝缘性基板上的全面以形成第2导电性薄膜后,将前述第2导电性薄膜图案化的步骤;前述步骤(c)具有:(c-1)进行第3次光蚀刻微影,以在前述第2导电性薄膜上,从前述下层膜上及前述活性区域层上延伸至像素显示区域的前述绝缘性基板的上方,同时对应于前述薄膜电晶体的通道部的通道对应部形成较其他部分薄的第1光阻图案的步骤;(c-2)透过蚀刻除去未覆盖在前述第1光阻图案上的前述第2导电性薄膜;(c-3)在前述步骤(c-2)之后,将前述第1光阻图案灰化并薄膜化,同时除去前述通道对应部,并形成作为开口部的第2光阻图案的步骤;及(c-4)利用经由前述第2光阻图案的前述开口部,透过蚀刻依序除去对应于前述通道部的前述第2导电性薄膜及前述欧姆接触膜,同时透过蚀刻依序除去未覆盖前述第2光阻图案的前述第2导电性薄膜及前述欧姆接触膜,在前述活性区域层上留有间隔而将源极电极与汲极电极图案化,同时将前述源极配线图案化的步骤。4.如申请专利范围第3项所述的电子光学显示装置的制造方法,其中,前述步骤(c-3)包括:以在前述通道对应部上残留的光阻之灰化速度与前述第1光阻图案的侧面之灰化速度相同的条件,进行灰化的步骤。5.如申请专利范围第3项所述的电子光学显示装置的制造方法,其中,前述步骤(c-1)包括:使用正型光阻作为前述第1光阻图案的光阻材料;及进行对于前述第1光阻图案的前述通道对应部之曝光强度为对于前述其他部分的曝光强度的20-40%之半曝光的步骤。图式简单说明:图1系绘示本发明之实施例1的TFT主动矩阵基板的构成之平面图。图2系绘示本发明之实施例1的TFT主动矩阵基板的构成之剖面图。图3系绘示矩阵状地配设本发明之实施例1的TFT主动矩阵基板的状态之平面图。图4系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图5系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图6系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图7系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图8系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图9系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图10系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图11系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图12系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图13系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图14系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之剖面图。图15系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之平面图。图16系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之平面图。图17系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之平面图。图18系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之平面图。图19系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之平面图。图20系绘示TFT构造部的斜视图。图21系绘示形成导电性再附着物的TFT构造部的斜视图。图22系绘示本发明之实施例1的TFT主动矩阵基板的制造步骤之变形例的剖面图。图23系绘示本发明之实施例2的TFT主动矩阵基板的构成之平面图。图24系绘示本发明之实施例2的TFT主动矩阵基板的构成之剖面图。图25系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图26系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图27系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图28系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图29系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图30系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图31系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图32系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图33系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图34系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图35系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图36系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图37系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图38系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图39系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之剖面图。图40系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。图41系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。图42系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。图43系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。图44系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。图45系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。图46系绘示本发明之实施例2的TFT主动矩阵基板的制造步骤之平面图。
地址 日本