发明名称 半导体记忆体
摘要 正规冗余线系对应将不良位址程式化之冗余熔线电路而专门设置。保留冗余线系共通于冗余熔线电路设置。位址比较电路将已程式化于冗余熔线电路之不良位址与存取位址比较后,于比较结果一致时输出冗余讯号。开关电路根据选择熔线电路所输出之冗余选择讯号进行切换控制,并将对应之正规冗余线或保留冗余线的其中一者回应冗余讯号而使其有效。将冗余线分类为正规冗余线与保留冗余线,藉此可以简单之开关电路使各冗余熔线电路对应复数冗余线的其中一者。故,补救不良时及没有不良时,可缩小讯号之传输延迟时间,而缩小存取时间。
申请公布号 TW200737191 申请公布日期 2007.10.01
申请号 TW095110708 申请日期 2006.03.28
申请人 富士通股份有限公司 发明人 小林广之
分类号 G11C11/407(2006.01) 主分类号 G11C11/407(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本