发明名称 有DP阱的BiMOS数模混合集成电路及其制造方法
摘要 一种有DP阱的BiMOS数模混合集成电路的制造方法,在用CMOS工艺在P型衬底上制作N阱和P阱后在N阱中使用光罩定义DP阱的区域,将非DP阱的区域使用光刻胶覆盖,在DP阱的区域进行离子注入制作DP阱,以后的步骤与的双层多晶硅双层金属CMOS制造工艺基本相同。一种用上述制造方法制造的有DP阱的BiMOS数模混合集成电路,包括CMOS集成电路的结构,还包括N阱中扩散形成的DP阱,可形成NMOS管的基极和NPN型Bipolar管。采用上述技术方案,能在一块芯片上结合CMOS器件和Bipolar器件,同时仅增加了少量步骤与成本,达到了以尽可能小的代价获取高性能的BiCMOS芯片的目的。
申请公布号 CN1549330A 申请公布日期 2004.11.24
申请号 CN03116993.7 申请日期 2003.05.19
申请人 上海先进半导体制造有限公司 发明人 乔琼华;肖明
分类号 H01L21/82;H01L27/00 主分类号 H01L21/82
代理机构 上海专利商标事务所 代理人 陈亮
主权项 1.一种有DP阱的BiMOS数模混合集成电路的制造方法,包括以下步骤:a.用CMOS工艺在P型衬底上制作N阱和P阱;b.使用光罩定义DP阱的区域,将非DP阱的区域使用光刻胶覆盖,在DP阱的区域进行离子注入制作DP阱;c.用CMOS工艺制作有源区;d.铺设多晶硅,包括两层多晶硅,第一层的多晶硅作为MOS管的栅极以及多晶硅电阻和多晶硅电容的下电极,第二层的多晶硅作为多晶硅电阻和多晶硅电容的上电极;e.注入N离子,制作DDD结构,形成NMOS管的源极、漏极以及Bipolar管的发射极和集电极;f.注入P离子,形成PMOS管的源极、漏极以及NPN型Bipolar管的基极;使用CMOS工艺铺设BPSG并制作器件于金属层相连的CONTACT;g.铺设第一金属层、介质层,制作两层金属层相连的VIA并铺设第二金属层;h.用COMS工艺铺设钝化层,之后进行合金化并进行PCM测试,接下来封装,制作完毕。
地址 200233上海市虹漕路385号